超前信息
MPC755EC/D
启5 ， 6/2002
MPC755 RISC
微处理器
硬件规格
本文主要涉及的MPC755 ;然而，除非另有说明，所有的
信息在这里也适用于MPC745 。在MPC755和MPC745减少
指令集计算（ RISC）实现了PowerPC指令的微处理器
集架构。本文档介绍了MPC755的相关物理特性。
用于处理器的功能特性，指的是
MPC750 RISC微处理器
家庭用户手册。
本文档包含以下主题：
话题
第1.1节， “概述”
第1.2节， “功能”
第1.3节“常规参数”
第1.4节“电气和热特性”
第1.5节“引脚分配”
第1.6节“引脚列表”
第1.7节， “包装说明”
第1.8节， “系统设计信息”
第1.9节， “文档修订历史”
第1.10节， “订货信息”
页面
1
3
5
6
22
24
29
33
46
48
要查找任何已发布勘误或更新本文档，请访问网站：
http://www.motorola.com/semiconductors 。
1.1
概观
在MPC755是针对低成本，低功耗的系统，并支持以下电源
管理功能，打盹，小睡，睡眠和动态电源管理。在MPC755
由一个处理器内核和一个内部的L2标签结合使用了专用的L2高速缓存的
接口和一个60倍的总线。在MPC745相同的MPC755除了它不支持
L2高速缓存接口。
图1显示了MPC755的框图。
特点
1.2
特点
分支处理单元
- 每个时钟周期的指令四取
- 每个周期的一个分支处理（加分辨两个猜测）
- 最多一个推测数据流中执行，以获取一个额外的投机性流
- 512项分支历史表（ BHT ）进行动态预测
- 64项， 4路组相联的分支目标指令缓存（ BTIC ）消除
分支延迟槽
本节总结了实施MPC755 PowerPC架构的特点。主要
是MPC755的特点如下：
派遣单位
- 完整的硬件检测的依赖（在执行单元解决）
- 调度了两个指令以六个独立的单元（系统中，分支，加载/存储，定点
单元1 ，定点单元2 ，浮点）
- 控制序列化（ predispatch ，执行postDispatch ，执行串行化）
解码
- 注册文件访问
- 转发控制
- 部分指令解码
竣工
- 六录入完成缓冲器
- 指令跟踪和峰值完成每个周期两条指令
- 在程序顺序的指令，同时支持完成乱序指令
执行，完成系列化，所有指令流的变化
共用32个GPR的整数运算定点单位（ FXUs ）
- 定点单元1 （ FXU1 ） -multiply ，隔膜，平移，旋转，算术，逻辑
- 定点单元2 （ FXU2 ） -Shift ，旋转，算术，逻辑
- 单周期运算，移位，旋转，逻辑
- 乘法和除法（多循环）
- 早出乘
浮点单元和32项FPR文件
- 支持IEEE标准754的单精度和双精度浮点运算
- 对于除法硬件支持
- 对非规格化数硬件支持
- 单次入境保留站
- 支持非IEEE模式，时间要求严格的操作
- 三个周期的延迟，一个周期的吞吐量，单精度乘加
摩托罗拉
MPC755 RISC微处理器硬件规格
3
特点
- 三周期的延迟，单周期的吞吐量，双精度加
- 四周期的延迟，两个周期的吞吐量，双精度乘加
系统单元
- 执行CR逻辑指令及其他系统的说明
- 特殊寄存器传输指令
加载/存储单元
- 单周期加载或存储高速缓存访问（字节，半字，字，双字）
- 有效地址生成
- 在未命中命中（一个未命中）
- 在双字边界单周期对齐访问
- 对齐，零填充，符号扩展为整数寄存器文件
- 浮点内部格式转换（定位，归一化）
- 排序的加载/存储倍数和字符串操作
- 存储聚会
- Cache和指令TLB
- BIG-和little-endian字节寻址支持
1级高速缓存结构
- 32K ， 32字节的行， 8路组相联指令高速缓存（ IL 1 ）
- 32K ， 32字节的行， 8路组相联数据缓存（ DL1 ）
- 缓存锁定为指令和数据高速缓存，选择由组的方式
- 单周期的高速缓存访问
- 伪最近最少使用（ PLRU ）更换
- 复制回或直写式高速缓存的数据（在页面上按页）
- MEI数据高速缓存一致性维护硬件
- 非阻塞指令和数据高速缓存（一个优秀的下命中小姐）
- 指令高速缓冲存储器的任何窥探
二级（L2 ）高速缓存接口（未在MPC745实现）
- 内部L2高速缓存控制器和标签;外部数据的SRAM
- 256K ， 512K和1兆字节的两路组相联的二级缓存的支持
- 复制回或直写式高速缓存的数据（以页为单位，或所有L2）
- 指令-only模式和数据-only模式
- 64字节（ 256K / 512K ）或128字节（ 1M）扇形线大小
- 支持流过（寄存器缓冲）同步BurstRAMs ，流水线（登记注册）
同步BurstRAMs （ 3-1-1-1或4-1-1-1 strobeless ）和流水线（登记注册）晚
写同步BurstRAMs
- 可配置的L2高速缓存，私有内存，或拆分缓存/专用内存
- 支持÷ 1 ， ÷ 1.5 ÷ 2 ÷ 2.5和÷ 3芯到L2频率除数
- 64位的数据总线
4
MPC755 RISC微处理器硬件规格
摩托罗拉
常规参数
- 2.5和3.3 V可选接口电压
- 两个L2地址和数据奇偶校验
内存管理单元
- 128项，两路组相联指令TLB
- 128项，两路组相联的数据TLB
- 硬件重装了的TLB
- 硬件或可选的软件tablewalk支持
- 八个指令蝙蝠和八个数据的BAT
- 八SPRGS ，与软件tablewalks援助
- 多达4个艾字节的虚拟内存支持（ 2
52
）的虚拟内存
- 多达4 GB的真实内存支持（ 2
32
）的物理内存
总线接口
- 兼容60倍的处理器接口
- 32位的地址总线
- 64位的数据总线， 32位模式下可选择
- 2倍，3倍， 3.5倍， 4倍， 4.5倍， 5倍， 5.5倍， 6倍， 6.5倍， 7倍， 7.5倍，8倍的总线到核心频率乘法器，
支持10倍
- 2.5和3.3 V可选接口电压
- 在地址和数据总线奇偶校验
电源管理
- 低功耗设计与散热要求非常相似， MPC740 / 750
- 三个静态省电模式：打盹，打盹和睡眠
动态电源管理
集成热管理辅助设备
- 片上温度传感器和控制逻辑
- 对结温的软件调节热管理中断
可测性
- LSSD扫描设计
- IEEE 1149.1 JTAG接口
1.3
常规参数
技术
模具尺寸
晶体管数量
逻辑设计
0.22微米的CMOS ， 6层金属
6.61 mm
×
7.73 mm (51 mm
2
)
6750000
全静态
下面的列表提供了MPC755的总体参数的摘要：
摩托罗拉
MPC755 RISC微处理器硬件规格
5
QQ：2881677436 复制
