0
R
的Spartan- 3E FPGA系列：
完整的数据表
0
0
DS312 2006年11月9日
产品speci fi cation
模块1 ：
介绍和订购信息
DS312-1 （ V3.4 ） 2006年11月9日
介绍
特点
结构概述
包装标志
订购信息
模块三：
DC和开关特性
DS312-3 （ V3.4 ） 2006年11月9日
DC电气特性
- 绝对最大额定值
- 电源电压规格
- 推荐工作条件
- 直流特性
开关特性
- I / O时序
- SLICE时间
- DCM时序
- 块RAM时序
- 乘数时间
- 配置和JTAG时序
模块二：
功能说明
DS312-2 （ V3.4 ） 2006年11月9日
输入/输出模块（IOB ）
- 概述
- 的SelectIO 信号标准
可配置逻辑块（ CLB ）
块RAM
专用乘法器
数字时钟管理器（ DCM ）
时钟网络
CON组fi guration
供电的Spartan- 3E FPGA的
生产步进
模块四：
引脚说明
DS312-4 （ V3.4 ） 2006年11月9日
引脚说明
包装概览
接脚分布表
足迹图
2005-2006 Xilinx公司保留所有权利。 XILINX ， Xilinx标和其他指定的品牌包括在本文中是Xilinx，Inc.的商标。
所有其他商标均为其各自所有者的财产。
DS312 2006年11月9日
www.xilinx.com
1
8
R
的Spartan- 3E FPGA系列：
简介和订购
信息
0
DS312-1 （ V3.4 ） 2006年11月9日
产品speci fi cation
介绍
现场可编程门了Spartan -3E系列
阵列（FPGA）是专门设计来满足需要
大批量，成本敏感的消费电子应用
系统蒸发散。五口之家提供的密度范围从
10万到160万系统门，如图
表1中。
在Spartan-3E系列建立在早先的成功
Spartan-3系列每增加我的逻辑/ O数量，
显著减少每个逻辑单元的成本。新功能
提高系统性能并降低config-的成本
uration 。这些的Spartan-3E的增强，结合
先进的90纳米制程技术，提供更多的功能 -
先进而精湛和带宽每美元比以前，
设置在可编程逻辑业界的新标准。
因为它们的成本非常低，的Spartan-3E的FPGA
非常适用于广泛的消费电子产品
应用，包括宽带接入，家庭网络 -
荷兰国际集团，显示器/投影和数字电视设备。
在Spartan-3E系列是一个更好的选择，以掩盖亲
编程的ASIC。 FPGA的避免了初期成本高，在
漫长的开发周期，以及固有的僵化
传统的ASIC。此外， FPGA的可编程许可证
设计升级，在现场没有更换硬件
必要时，是不可能用的ASIC。
真正的LVDS ， RSDS ，迷你LVDS差分
HSTL / SSTL差分I / O
- 增强的双倍数据速率（ DDR ）支持
- DDR SDRAM的支持高达333 Mb / s的
丰富的，灵活的逻辑资源
- 密度最高达33192个逻辑单元，包括
可选的移位寄存器或分布式RAM支持
- 高效的多路广，广逻辑
- 快速先行进位逻辑
- 增强型18× 18乘法器可选管道
- IEEE 1149.1 / 1532 JTAG编程/调试端口
分层SelectRAM 内存架构
- 高达648千位的快速块RAM
- 高达231 Kbit的高效分布式RAM
多达八个数字时钟管理器（DCM ）
- 时钟偏移消除（延迟锁定环）
- 频率合成，乘法，除法
- 高分辨率移相
- 宽的频率范围（ 5 MHz到300 MHz以上）
八个全局时钟加上每8个额外的时钟
设备各占一半，再加上丰富的低偏移的路由
配置接口行业标准的PROM
- 低成本，节省空间的SPI串行闪存PROM
- X8或x8 / x16的并行NOR闪存PROM
- 低成本的Xilinx
平台的Flash
与JTAG
完整的Xilinx
ISE ？
和
WebPACK中
发展
系统支持
的MicroBlaze
和
的PicoBlaze
嵌入式处理器
磁芯
完全兼容32位/ 64位33MHz的PCI支持
（66兆赫在某些设备）
低成本的QFP和BGA封装选项
- 公共脚印支持易密度移植
- 无铅封装选项
-
特点
成本极低，适用于高性能逻辑解决方案
大容量，面向消费者的应用
成熟先进的90纳米制程技术
多电压，多标准的SelectIO 接口引脚
- 高达376 I / O引脚或156差分信号对
- LVCMOS ， LVTTL ， HSTL ， SSTL和单端
信号标准
- 3.3V ， 2.5V ， 1.8V ， 1.5V和1.2V电压信号
- 622+每个I Mb / s的数据传输率/ O
表1：
中的Spartan- 3E FPGA的属性摘要
当量
逻辑
系统
行列
细胞
门
100K
250K
500K
1200K
2,160
5,508
10,476
19,512
22
34
46
60
16
26
34
46
CLB阵列
（一CLB =四片）
总
个CLB
240
612
1,164
2,168
3,688
总
切片
960
2,448
4,656
8,672
14,752
设备
XC3S100E
XC3S250E
XC3S500E
XC3S1200E
分布
RAM位
(1)
15K
38K
73K
136K
231K
块
内存
位
(1)
72K
216K
360K
504K
648K
专用
乘法器的DCM
4
12
20
28
36
2
4
4
8
8
最大
最大的差异
I / O对
用户I / O
108
172
232
304
376
40
68
92
124
156
XC3S1600E 1600K
33,192
76
58
注意事项：
1.
按照惯例， 1 kb是等效于1024位。
2005-2006 Xilinx公司保留所有权利。 XILINX ， Xilinx标和其他指定的品牌包括在本文中是Xilinx，Inc.的商标。
所有其他商标均为其各自所有者的财产。
DS312-1 （ V3.4 ） 2006年11月9日
产品speci fi cation
www.xilinx.com
3
介绍和订购信息
R
结构概述
在Spartan-3E系列的架构由五个丰达
心理可编程功能要素：
可配置逻辑块（CLB ）
包含灵活
查找表（LUT ）实现逻辑加
用作触发器或锁存器的存储元件。个CLB
执行多种逻辑功能以及
存储数据。
输入/输出模块（IOB ）
控制数据流
在I / O引脚和的内部逻辑之间
装置。每个IOB支持双向数据流加
三态运行。支持多种信号
标准包括四个高性能差分
标准。双倍数据速率（ DDR ）寄存器
包括在内。
块RAM
提供数据存储的形式
18 - Kbit的双端口块。
乘法器模块
接受2个18位的二进制数为
输入和计算产品。
数字时钟管理器（ DCM）模块
提供
自校准，用于分配完全数字化的解决方案，
延迟，倍频，分频和相移时钟
信号。
这些元素组成，如图
图1 。
环形
的IOB的包围个CLB的常规数组。每个设备具有
块RAM除了XC3S100E ，两列其中
有一列。每个RAM柱由若干
18 - Kbit的RAM块。每块RAM与一个关联
专用的乘法器。在DCM中被定位在所述中心
具有两个在顶部和两个在该装置的底部。该
XC3S100E只有一个DCM中的顶部和底部，而
在XC3S1200E和XC3S1600E添加两个DCM在
中间的左，右两侧。
在Spartan-3E系列拥有丰富的痕迹网络
连接所有五个功能单元，发射显
其中良。每个功能元件具有一个associ-
ated开关矩阵，其允许多个连接到
路由选择。
注意事项：
1.
该XC3S1200E和XC3S1600E兼得的左边，另外两个DCM和右侧为
由虚线表示。该XC3S100E只有一个DCM中在顶部，一个在底部。
图1：
Spartan-3E系列架构
4
www.xilinx.com
DS312-1 （ V3.4 ） 2006年11月9日
产品speci fi cation
R
介绍和订购信息
CON组fi guration
的Spartan- 3E FPGA是通过加载组态编程
化数据转换成强大的，可重复编程，静态CMOS config-
uration锁存器（覆铜板） ，它们共同控制所有功能
元素和布线资源。 FPGA的配置
数据从外部储存在PROM或某些其它非（体积）
atile中，无论是打开或关闭主板。应用后
功率，配置数据使用写入到FPGA
任何的7种不同的模式：
从赛灵思平台闪存PROM串行大师
从一个串行外围接口（SPI）
工业标准的SPI串行闪存
字节外设接口（ BPI ）向上或向下的
行业标准的X8或x8 / x16的并行NOR闪存
从串行，通常从处理器下载
从并行，典型地从一个处理器下载
边界扫描（JTAG） ，典型地从一个下载
处理器或系统测试。
I / O功能
了Spartan- 3E FPGA SelectIO接口的支持很多
流行单端和差分标准。
表2
示出的用户的数目的I / O ，以及昼夜温差的数
可为每个器件/封装combi-髓鞘I / O对
国家。
的Spartan- 3E FPGA支持以下单端
标准：
3.3V低电压TTL （ LVTTL ）
低电压CMOS （ LVCMOS ） ，在3.3V ， 2.5V ， 1.8V ，
1.5V ， 1.2V或
3V的PCI在33MHz ，而在某些装置中，
66兆赫
HSTL I和III在1.8V ，通常在内存使用
应用
SSTL我在1.8V和2.5V ，通常用于存储
应用
的Spartan- 3E FPGA支持以下差分标
DARDS ：
LVDS
总线LVDS
迷你LVDS
RSDS
差分HSTL （ 1.8V ， I型和III ）
差分SSTL （ 2.5V和1.8V ， I型）
2.5V LVPECL输入
表2：
用户I / O和差分（DIFF ） I / O对
VQ100
VQG100
设备
XC3S100E
XC3S250E
XC3S500E
XC3S1200E
XC3S1600E
注意事项：
1.
2.
在同一个包中提供的所有Spartan -3E器件的引脚兼容，在4单元进一步说明：
引脚说明。
中示出的数
胆大
表示的I / O和输入专用管脚的最大数目。在（斜体）显示的数字表示数
输入专用管脚。
CP132
CPG132
用户
83
(11)
92
(7)
92
(7)
-
-
差异
35
(2)
41
(2)
41
(2)
-
-
TQ144
TQG144
用户
108
(28)
108
(28)
-
-
-
差异
40
(4)
40
(4)
-
-
-
PQ208
PQG208
用户
-
158
(32)
158
(32)
-
-
差异
-
65
(5)
65
(5)
-
-
FT256
FTG256
用户
-
172
(40)
190
(41)
190
(40)
-
差异
-
68
(8)
77
(8)
77
(8)
-
FG320
FGG320
用户
-
-
232
(56)
250
(56)
250
(56)
差异
-
-
92
(12)
99
(12)
99
(12)
FG400
FGG400
用户
-
-
-
304
(72)
304
(72)
差异
-
-
-
124
(20)
124
(20)
FG484
FGG484
用户
-
-
-
-
376
(82)
差异
-
-
-
-
156
(21)
用户
66
(7)
66
(7)
-
-
-
差异
30
(2)
30
(2)
-
-
-
DS312-1 （ V3.4 ） 2006年11月9日
产品speci fi cation
www.xilinx.com
5
0
R
的Spartan- 3E FPGA系列：
完整的数据表
0
0
2005年DS312 3月21日，
模块1 ：
介绍和订购信息
DS312-1 （ V1.1 ） 2005年3月21日
6页
介绍
特点
结构概述
包装标志
订购信息
模块三：
DC和开关特性
DS312-3 （ V1.0 ） 2005年3月1日
18页
DC电气特性
- 绝对最大额定值
- 电源电压规格
- 推荐工作条件
- 直流特性
开关特性
- DCM时序
- 配置和JTAG时序
模块二：
功能说明
DS312-2 （ V1.1 ） 2005年3月21日
96页
输入/输出模块（IOB ）
- 概述
- 的SelectIO 信号标准
可配置逻辑块（ CLB ）
块RAM
专用乘法器
数字时钟管理器（ DCM ）
时钟网络
CON组fi guration
供电的Spartan- 3E FPGA的
模块四：
引脚说明
DS312-4 （ V1.1 ） 2005年3月21日
72页
引脚说明
包装概览
接脚分布表
足迹图
重要注意事项：
斯巴达 -3E FPGA的数据表中创建并发布在单独的模块。这个完整
版本提供了方便的下载和完整文档的搜索。页，图和表号开始
1 ，在每个模块，每个模块都有自己的版本历史的结束。使用PDF "Bookmarks"方便
导航本卷。
2005 Xilinx公司保留所有权利。 XILINX ， Xilinx标和其他指定的品牌包括在本文中是Xilinx，Inc.的商标。
所有其他商标均为其各自所有者的财产。
2005年DS312 3月21日，
www.xilinx.com
1
06
R
的Spartan- 3E FPGA系列：
简介和订购
信息
0
DS312-1 （ V1.1 ） 2005年3月21日
0
先期产品技术说明
介绍
现场可编程门了Spartan -3E系列
阵列（FPGA）是专门设计来满足需要
大批量，成本敏感的消费电子应用
系统蒸发散。五口之家提供的密度范围从
10万到160万系统门，如图
表1中。
在Spartan-3E系列建立在早先的成功
Spartan-3系列每增加我的逻辑/ O数量，
显著减少每个逻辑单元的成本。新功能
提高系统性能并降低config-的成本
uration 。这些的Spartan-3E的增强，结合
先进的90纳米制程技术，提供更多的功能 -
先进而精湛和带宽每美元比以前，
设置在可编程逻辑业界的新标准。
因为它们的成本非常低，的Spartan-3E的FPGA
非常适用于广泛的消费电子产品
应用，包括宽带接入，家庭网络 -
荷兰国际集团，显示器/投影和数字电视设备。
在Spartan-3E系列是一个更好的选择，以掩盖亲
编程的ASIC。 FPGA的避免了初期成本高，在
漫长的开发周期，以及固有的僵化
传统的ASIC。此外， FPGA的可编程许可证
设计升级，在现场没有更换硬件
必要时，是不可能用的ASIC。
- 真正的LVDS ， RSDS ，迷你LVDS差分I / O
- 3.3V ， 2.5V ， 1.8V ， 1.5V和1.2V电压信号
- 增强的双倍数据速率（ DDR ）支持
丰富的，灵活的逻辑资源
- 密度最高达33192个逻辑单元，包括
可选的移位寄存器或分布式RAM支持
- 高效的多路广，广逻辑
- 快速先行进位逻辑
- 增强型18× 18乘法器可选管道
- IEEE 1149.1 / 1532 JTAG编程/调试端口
分层SelectRAM 内存架构
- 高达648千位的快速块RAM
- 高达231 Kbit的高效分布式RAM
多达八个数字时钟管理器（DCM ）
- 时钟偏移消除（延迟锁定环）
- 频率合成，乘法，除法
- 高分辨率移相
- 宽的频率范围（ 5 MHz到300 MHz以上）
八个全局时钟和八个时钟为每半
设备，再加上丰富的低偏移的路由
配置接口行业标准的PROM
- 低成本，节省空间的SPI串行闪存PROM
- X8或x8 / x16的并行NOR闪存PROM
- 低成本的Xilinx Platform Flash的使用JTAG
完整的Xilinx ISE ， WebPACK的发展
系统支持
的MicroBlaze ，的PicoBlaze 嵌入式处理器内核
完全兼容32位/ 64位33/66 MHz的PCI支持
低成本的QFP和BGA封装选项
- 公共脚印支持易密度移植
- 无铅封装选项
特点
成本极低，适用于高性能逻辑解决方案
大容量，面向消费者的应用
成熟的先进的90纳米制程技术
多电压，多标准的SelectIO 接口引脚
- 高达376 I / O引脚或156差分信号对
- LVCMOS ， LVTTL ， HSTL ， SSTL和单端
信号标准
表1：
中的Spartan- 3E FPGA的属性摘要
当量
逻辑
细胞
2,160
5,508
10,476
19,512
33,192
CLB阵列
（一CLB =四片）
行列
22
34
46
60
76
16
26
34
46
58
总
个CLB
240
612
1,164
2,168
3,688
总
切片
960
2,448
4,656
8,672
14,752
分布
RAM位
(1)
15K
38K
73K
136K
231K
块
内存
位
(1)
72K
216K
360K
504K
648K
最大
迪FF erential
I / O对
40
68
92
124
156
设备
XC3S100E
XC3S250E
XC3S500E
XC3S1200E
XC3S1600E
系统
门
100K
250K
500K
1200K
1600K
专用
乘法器的DCM
4
12
20
28
36
2
4
4
8
8
最大
用户I / O
108
172
232
304
376
注意事项：
1.按照惯例， 1 KB等于1,024位。
2005 Xilinx公司保留所有权利。 XILINX ， Xilinx标和其他指定的品牌包括在本文中是Xilinx，Inc.的商标。
所有其他商标均为其各自所有者的财产。
DS312-1 （ V1.1 ） 2005年3月21日
先期产品技术说明
www.xilinx.com
1
介绍和订购信息
R
结构概述
在Spartan-3E系列的架构由五个丰达
心理可编程功能要素：
可配置逻辑块（CLB ）
包含灵活
查找表（LUT ）实现逻辑加
用作触发器或锁存器的存储元件。个CLB
执行多种逻辑功能以及
存储数据。
输入/输出模块（IOB ）
控制数据流
在I / O引脚和的内部逻辑之间
装置。每个IOB支持双向数据流加
三态运行。支持多种信号
标准包括四个高性能差分
标准。双倍数据速率（ DDR ）寄存器
包括在内。
块RAM
提供数据存储的形式
18 - Kbit的双端口块。
乘法器模块
接受2个18位的二进制数为
输入和计算产品。
数字时钟管理器（ DCM）模块
提供
自校准，用于分配完全数字化的解决方案，
延迟，倍频，分频和相移时钟
信号。
这些元素组成，如图
图1 。
环形
的IOB的包围个CLB的常规数组。每个设备具有
块RAM除了XC3S100E ，两列其中
有一列。每个RAM柱由若干
18 - Kbit的RAM块。每块RAM与一个关联
专用的乘法器。在DCM中被定位在所述中心
具有两个在顶部和两个在该装置的底部。该
XC3S100E只有一个DCM中的顶部和底部，而
在XC3S1200E和XC3S1600E添加两个DCM在
中间的左，右两侧。
在Spartan-3E系列拥有丰富的痕迹网络
连接所有五个功能单元，发射显
其中良。每个功能元件具有一个associ-
ated开关矩阵，其允许多个连接到
路由选择。
注意事项：
1.
该XC3S1200E和XC3S1600E兼得的左边，另外两个DCM和右侧为
由虚线表示。该XC3S100E只有一个DCM中在顶部，一个在底部。
图1：
Spartan-3E系列架构
2
www.xilinx.com
DS312-1 （ V1.1 ） 2005年3月21日
先期产品技术说明
R
介绍和订购信息
CON组fi guration
的Spartan- 3E FPGA是通过加载组态编程
化数据转换成强大的，可重复编程，静态CMOS config-
uration锁存器（覆铜板） ，它们共同控制所有功能
元素和布线资源。 FPGA的配置
数据从外部储存在PROM或某些其它非（体积）
atile中，无论是打开或关闭主板。应用后
功率，配置数据使用写入到FPGA
任何的7种不同的模式：
从赛灵思平台闪存PROM串行大师
从一个串行外围接口（SPI）
工业标准的SPI串行闪存
字节外设接口（ BPI ）向上或向下的
行业标准的X8或x8 / x16的并行NOR闪存
从串行，通常从处理器下载
从并行，典型地从一个处理器下载
边界扫描（JTAG） ，典型地从一个下载
处理器或系统测试。
I / O功能
了Spartan- 3E FPGA SelectIO接口的支持很多
流行单端和差分标准。
表2
示出的用户的数目的I / O ，以及昼夜温差的数
可为每个器件/封装combi-髓鞘I / O对
国家。
的Spartan- 3E FPGA支持以下单端
标准：
3.3V，低电压TTL， LVTTL
低电压CMOS （ LVCMOS ） ，在3.3V ， 2.5V ， 1.8V ，
1.5V ， 1.2V或
3.3V PCI 33 MHz和66 MHz的
HSTL I和III在1.8V ，通常用于存储应用程序
SSTL我在1.8V和2.5V ，通常用于存储
应用
的Spartan- 3E FPGA支持以下差分标
DARDS ：
LVDS
总线LVDS
迷你LVDS
RSDS
表2：
用户I / O和差分（DIFF ） I / O对
VQ100
VQG100
设备
XC3S100E
XC3S250E
XC3S500E
XC3S1200E
XC3S1600E
注意事项：
1.
在同一个包中的所有Spartan-3E器件的引脚兼容。
CP132
CPG132
用户
-
92
92
-
-
差异
-
41
41
-
-
TQ144
TQG144
用户
108
108
-
-
-
差异
40
40
-
-
-
PQ208
PQG208
用户
-
158
158
-
-
差异
-
65
65
-
-
FT256
FTG256
用户
-
172
190
190
-
差异
-
68
77
77
-
FG320
FGG320
用户
-
-
232
250
250
差异
-
-
92
99
99
FG400
FGG400
用户
-
-
-
304
304
差异
-
-
-
124
124
FG484
FGG484
用户
-
-
-
-
376
差异
-
-
-
-
156
用户
66
66
-
-
-
差异
30
30
-
-
-
DS312-1 （ V1.1 ） 2005年3月21日
先期产品技术说明
www.xilinx.com
3
介绍和订购信息
R
包装标志
图2
提供了一个顶级标记示例的Spartan- 3E
FPGA中的四方扁平封装。
科幻gure 3
示出了顶部
除了在BGA封装标记为的Spartan- 3E FPGA的
132球芯片级封装（ CP132和CPG132 ） 。该
标记为BGA封装几乎是相同的那些
为四方扁平封装，不同之处在于该标记是
转动相对于该球A1指示器。
图4
节目
顶部标记为的Spartan- 3E FPGA的在CP132和
CPG132包。
使用批次编号的七位访问其他
信息使用Xilinx特定设备的基于Web的
家谱浏览器。
面膜修改代码
制作代码
R
斯巴达
设备类型
包
速度等级
温度范围
TM
R
工艺技术
日期代码
批号
XC3S250E
PQ208AGQ0525
D1234567A
4C
引脚P1
DS312-1_06_032105
图2：
的Spartan- 3E QFP为例封装标识
面膜修改代码
BGA球A1
设备类型
包
R
斯巴达
R
制作代码
过程代码
XC3S250E
TM
FT256AGQ0525
D1234567A
4C
日期代码
批号
速度等级
温度范围
DS312-1_02_032105
图3：
的Spartan- 3E BGA为例封装标识
球A1
批号
3S250E
F1234567-0525
菲律宾
设备类型
日期代码
温度范围
包
C5 = CP132
C6 = CPG132
C5AGQ
4C
速度等级
过程代码
制作代码
DS312-1_05_032105
面膜修改代码
图4：
的Spartan- 3E CP132和CPG132实例封装标识
4
www.xilinx.com
DS312-1 （ V1.1 ） 2005年3月21日
先期产品技术说明
QQ：2880707522 复制
