CS2200-OTP
涉及所使用的比率值的计算Tures的生成分数N值，其控制
该频率合成器。下标“4”表示的模态参数。
定时参考时钟
（ XTI / REF_CLK ）
DIVIDE
有效的比值R
EFF
M [ 1 ：0]引脚
用户定义的比R
UD
比0
比1
12.20
比2
比3
比格式
比
修改
M2引脚
系统时钟
RModSel [1 ：0]的
4
RefClkDiv [1 ：0]的
静态比， 'N'
RefClkDiv [1 ：0]的
频率
合成
PLL输出
修正
图5.比功能摘要
引用控制
参数定义
比0-3 ................................ “比
0 - 3 “第17页
M [ 1 ： 0 ]引脚............................. “ M1
和M0模式引脚功能“第13页
RModSel [ 1 ： 0 ] ........................ “R -MOD
选择（ RModSel [ 1 ： 0 ] ） “第16页第
RefClkDiv [ 1 ： 0 ] ....................... “参考
时钟输入分频器（ RefClkDiv [ 1 ： 0 ] ） “第17页
5.4
PLL时钟输出
PLL时钟输出引脚（ CLK_OUT ）提供的频率合成器的输出的缓冲版本。
驱动程序可以被设置为高阻抗与M 2针时的
M2Config [1 ：0]的
全局参数设置为
无论是000还是010。从PLL输出自动驱动一个低静态条件而PLL被非
锁定（当该时钟可以是不可靠的） 。这一功能可通过设置被禁用
ClkOutUnl
全球
参数，但是该状态CLK_OUT然后可以在解锁状态是不可靠的。
ClkOutUnl
PLL锁定/解锁
0
0
2 ： 1 MUX
1
M2引脚
M2Config [1 ：0]的
= 000, 010
0
PLL时钟输出
PLLCLKOUT
2 ： 1 MUX
PLL输出
1
PLL时钟输出引脚
（ CLK_OUT ）
图6. PLL时钟输出选项
引用控制
参数定义
ClkOutUnl .............................. “启用
PLL时钟上的解锁（ ClkOutUnl ） “第18页的输出
ClkOutDis .............................. “M2
第14页上的配置为输出禁用“
M2Config [ 2 ： 0 ] ........................ “M2
引脚配置（ M2Config [ 2 ： 0 ] ） “第18页
12
DS842PP1
