QL82SD器件数据手册版本C
恢复的并行时钟边沿
恢复时钟。
t
DD
是从起始位的上升沿在串行位流中的延迟到上升
t
RXPD
时的传播延迟时间设置为恢复的数据相对于所述
发送8位数据通道时钟
当在SERDES是在8位模式下，它必须被配置为使用一个信道时钟。该
所示的波形
图21
显示于由用户提供的并行传输时钟
时钟通道（ ClkX_txclk ） ，和上的LVDS输出转换后的信道时钟
通道时钟（ pad_ClkX_p和pad_ClkX_n ） 。
注意：
的信道时钟的输出具有相同的周期的并行传输时钟。
这样做是为了车架上pad_ChX_p和pad_ChX_n标签发送来的串行数据。
LVDS的通道时钟（ pad_ClkX_p和pad_ClkX_n ）乘以由接收机
捕获所发送的数据的每个比特。
的8位数据被转换为一个简单的串行比特流。
中示出的相关的定时参数
图21
主要有：
并行传输时钟（ ClkX_txclk ）
并行传输时钟（ ClkX_txclk ）
LVDS的信道时钟的边沿
t
DIS
需要对并行发送数据的设置时间（ ChX_txd [7：0 ]相对于
t
DIH
需要对并行发送数据保持时间（ ChX_txd [7：0 ]相对于
t
SD
是并行传输时钟的上升沿之间的时钟延迟的崛起
t
TXD[N-1]
是相对于所述的LVDS信道时钟的串行数据的物理位的位置。
注意：
t
TXD[N-1]
表示身体位的位置WRT pad_ClkX_p / N ，而pad_ChX_p / N位[ N]
指的是逻辑位位置WRT的ChX_txd [7：0 ] 。
接收8位数据通道时钟
在8位的SERDES的接收模式下接收的pad_ChX_p和pad_ChX_n串行数据
LVDS输入，并在pad_ClkX_p和pad_ClkX_n LVDS输入的时钟（见
图26
).
LVDS输入时钟乘以8的SERDES的核心内捕捉到的8位数据的
从pad_ChX_p和pad_ChX_n串行比特流。该并行数据熄灭的
ChX_rxd内部的8位总线和重新定时的并行时钟熄灭的ClkX_rxclk销。
在该图中示出的相关的定时参数是：
和重新定时并行时钟的上升沿对应于同一数据帧
t
DD
是串行数据的第一位之间的延迟表示的串行比特流向上
t
RXPD
时的传播延迟时间设置为恢复的数据相对于所述
恢复时钟
LVDS输入到内部的串行时钟选通脉冲的上升沿
LVDS的输入相对于内部串行时钟选通
t
RXDS
是需要对pad_ChX_p和pad_ChX_n串行数据中的设置时间
t
RXDH
是需要对pad_ChX_p和pad_ChX_n串行数据保持时间
34
www.quicklogic.com
初步
2002 QuickLogic公司
