飞思卡尔半导体公司
串行主机接口（SHI ）I
2
C协议时序
11.0
串行主机接口（SHI ）I
2
C协议时序
表8时我
2
C协议时序
标准I
2
C*
号
44
特征
SCL时钟频率
SCL时钟周期
总线空闲时间
开始条件建立时间
START条件保持时间
SCL低电平的时间
SCL高电平期间
SCL和SDA上升时间
SCL和SDA下降时间
数据建立时间
数据保持时间
DSP的时钟频率
SCL低到数据输出有效
停止条件的建立时间
1
符号/
表达
F
SCL
T
SCL
T
BUF
T
SUSTA
T
HD ; STA
T
低
T
高
T
R
T
F
T
SU ; DAT
T
HD ; DAT
F
OSC
T
VD ; DAT
T
SU ; STO
t
SU ; RQI
T
NG ; RQO
4
×
T
C
+ 30
标准
民
—
10
4.7
4.7
4.0
4.7
4.0
—
—
250
0.0
10.6
—
4.0
0.0
快速模式
民
—
2.5
1.3
0.6
0.6
1.3
1.3
—
—
100
0.0
28.5
—
0.6
0.0
单位
最大
100
—
—
—
—
—
—
10
10
—
—
—
3.4
—
—
最大
400
—
—
—
—
—
—
10
10
—
0.9
—
0.9
—
—
千赫
s
s
s
s
s
s
ns
ns
ns
s
兆赫
s
s
ns
飞思卡尔半导体公司...
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
HREQ中的无效到最后SCL边缘
（ HREQ在设定时间）
首先SCL采样边缘HREQ输出
的无效
—
—
—
—
ns
59
最后SCL边缘HREQ输出不被拉高
牢固插入
T
AS ; RQO
2
×
T
C
+ 30
50
—
50
—
ns
16
DSP56371技术数据
摩托罗拉
欲了解更多有关该产品，
转到： www.freescale.com
