飞思卡尔半导体公司
串行主机接口（SHI ）I
2
C协议时序
表8时我
2
C协议时序（续）
标准I
2
C*
号
60
特征
1
HREQ在断言首先SCL边缘
符号/
表达
T
AS ; RQI
0.5
×
T
I
2
CCP
-0.5
×
T
C
- 21
标准
民
最大
快速模式
民
最大
单位
4327
—
927
—
ns
飞思卡尔半导体公司...
61
注意：
首先SCL边缘HREQ在没有断言
（ HREQ保持时间）。
1.
t
何; RQI
0.0
—
0.0
—
ns
VCORE_VDD = 1.2 5 ± 0.05 V ;牛逼
J
= -40 ℃至115 ℃下进行150兆赫;牛逼
J
= 0 ℃至100 ℃下进行181兆赫; CL = 50 pF的
11.1
编程的串行时钟
编程的串行时钟周期，T
I
2
CCP
[ 7：0 ]的和HRS位，由HDM的值指定
HCKR （SHI时钟控制寄存器） 。
T的表达
I
2
CCP
is
T
I
2
CCP
= [T
C
×
2
×
（HDM [7：0 ] +1 ）
×
(7
×
（ 1 - 小时） + 1）]
哪里
- HRS是PR分频器速率选择位。当HRS被清零时，固定
分频8预分频器是可操作的。当HRS的设置，预定标器被旁路。
- HDM [7：0 ]是除法器模量选择位。从1到256分频比（ HDM [ 7 ： 0 ] = $ 00
$ FF）可被选择。
在我
2
C模式中，用户可以选择用于从编程的串行时钟周期的值
6
×
T
C
to
4096
×
T
C
（如果HDM [7：0 ] = $ FF和HRS = 0）
编程的串行时钟周期（T
I
2
CCP
） ， SCL上升时间（T
R
） ，应以实现所述选择
所需SCL串行时钟周期（T
SCL
） ，如图
表9 。
（如果HDM [7：0 ] = $ 02和HRS = 1）
摩托罗拉
DSP56371技术数据
17
欲了解更多有关该产品，
转到： www.freescale.com
