位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第149页 > PPC5534AVZ66R2 > PPC5534AVZ66R2 PDF资料 > PPC5534AVZ66R2 PDF资料1第10页
电气特性
表6. VRC / POR电气规格（续）
NUM
5
6
7
特征
VRC33电压时稳压器允许通过晶体管
完全打开
1, 2
VRC33电压高于该稳压控制器将保持
1.5V供应调控
3, 4
电流可以通过VRCCTL标明来源
– 40C
25C
150C（ TJ）
8
上电时的电压差的VDD33可以滞后VDDSYN或
VDDEH6前VDDSYN和VDDEH6达到V_POR33和
分别V_POR5最低
压摆率对电源引脚绝对值
所需的增益：
国际/ I_VRCCTL （ @vdd = 1.35V ，女
SYS
= 80MHz的）
4, 6
– 40C
25C
150C（ TJ）
1
2
3
4
符号
V_TRANS_ON
V_VRC33REG
I_VRCCTL
5
民
2.0
3.0
最大
2.85
—
单位
V
V
mA
11.0
9.0
7.5
VDD33_LAG
—
—
—
—
1.0
mA
mA
mA
V
9
10
—
Beta版
7
35.0
8
40.0
8
50.0
8
50
V / ms的
—
—
500
—
—
—
5
6
7
8
用户必须能够提供充分的工作电流为1.5V供电时的3.3V电源达到这个范围。
电流限制可在斜坡上升达到，而不应被视为短路电流。
在峰值电流的设备。
假定飞思卡尔董事会建议的要求和晶体管建议得到满足。董事会信号
迹线/路由从VRCCTL包信号到外部晶体管的基极与所述通的发射极之间
晶体管至VDD包信号应具有最大为100 nH的电感和最小的阻力（ <1欧姆） 。
VRCCTL应该有一个标称1μF相位补偿电容器接地。 VDD应该有20
F
（标称）散装
电容（ > 4
F
以上所有条件，包括寿命） 。高频旁路电容，由8个0.01
F,
两个0.1
F,
和一个1
F
电容器应在包装上的VDD电源信号的地方。
I_VRCCTL测定在以下条件下： VDD = 1.35V ， VRC33 = 3.1V ， V_VRCCTL = 2.2V 。
值从作为IDD电气规格说明高使用的应用程序基于国际长途。
BETA是衡量每一个部分的基础和计算方法国际/ I_VRCCTL ，代表了最坏的情况下外部晶体管
BETA 。
初步的价值。最终规格待定表征。
3.7
上电/掉电时序
1.5 V电源和VDDSYN或复位电源之间的电源排序是
如果用户提供的外部1.5 V电源供电，绑VRC33接地要求。为了避免这种情况
电源排序要求，在规定的工作范围内，功率可达VRC33 ，即使不使用
片上稳压器。请参阅
第3.7.1节“上电序列（如果VRC33
接地） “
和
第3.7.2节， “断电序列（如果VRC33接地） 。 ”
另一个电源排序要求是VDD33必须有足够的电压的POR否定之前
让某些引脚上的数据将被视为1秒时， POR没有否定。请参阅
第3.7.3节， “输入
销值在上电复位取决于VDD33 。 “
MPC5534单片机数据手册，Rev. 0
10
初步-如有更改，恕不另行通知
飞思卡尔半导体公司
