数据表
A7
0
0
0
0
0
0
0
0
0
0
0
A3
0
0
0
0
0
0
0
0
1
1
1
A2
0
0
0
0
1
1
1
1
0
0
0
A1
0
0
1
1
0
0
1
1
0
0
1
A0
0
1
0
1
0
1
0
1
0
1
0
#
0
1
2
3
4
5
6
7
8
9
10
TYPE
读/写
读/写
读/写
读/写
读/写
读/写
-
-
RO
RO
-
位置
IMS注册
控制寄存器
TIM注册
GPM注册
ALS注册
测试（假00hx ）
版权所有
版权所有
相状态（低字节）
相状态（高3位）
版权所有
MT90840
复位值
（十六进制）
60
00
00
00
0X
00
XX
0X
表2 - MT90840寄存器地址映射
总之，还是一个信号冲突，防止DTA销
到达一个有效的逻辑高电平时，它会继续
切换到前开车大约15纳秒
高阻抗。
访问内部存储器
该MT90840的数据和连接的回忆
被连接到不同的TDM数据端口，并且
同步TDM信钟表（ PCKR ， PCKT ，并
C4 / 8R1或C4 / 8R2 ） 。因此，所有的CPU存取
该
数据
和
连接
回忆
是
同步，并取决于，TDM信
时钟。供给到MT90840 TDM信时钟
必须满足在AC中规定的要求
可靠的电气特性部分
两个数据开关以及CPU端口的操作。
有故障的时钟可能会导致在数据损坏
TDM端口，或者在CPU访问。
如果没有PCKR时钟（ PCKT TM1中），则CPU
不能访问发送通道连接
内存。如果不存在C 4 /8的时钟时，CPU不能
进入发射路径数据存储器，接收
路径数据存储器，或接收通道连接
内存。如果PPFRi或F0帧脉冲不存在，
但其他钟表都存在， MT90840会
自由运行，并允许CPU正常访问。 （在与TM2
在INTCLK位置，或在TM3或TM4 ，所有的时钟
和所有CPU的内存访问都绑在PCKR
时钟）。
CPU内存读操作
要执行读操作，控制寄存器必须先
写入到指定的存储器和被读取页。
然后CPU可以读取指定的存储器和
通过锁存地址到MT90840 ，配页
地址引脚AD7高表示一个内存访问。
当片选和读信号被断言，
数据传送到CPU端口上的下一个空闲
TDM时钟边缘，然后将DTA引脚被置到
表明CPU端口数据引脚保持有效的读 -
数据。相同的存储器页中的多个读出
可以，而不必进行重新写
控制寄存器。 CPU读取数据和
连接存储器必须与被复用
TDM端口访问，从而在不同的DTA
在AC电气给出的响应时间
特性部分。
CPU存储器的写操作（写管道）
CPU写访问连接的回忆
（ TPCM和RPCM ）也必须与被复用
在TDM端口的访问。要允许更快的CPU写入
操作中， MT90840具有透明
单字节写入管道。 CPU写访问
在相同的方式进行读出，用
控制寄存器编程来指定内存
和页面。在DTA引脚被置由MT90840
以指示CPU的数据已被锁存到
该设备。一个孤立的写操作将获得
寄存器速差热分析，因为数据被锁存到
透明写入管道，等待下一个自由的TDM
时钟边沿。第二次写操作将不会收到DTA
确认，直到第一次写入已退出
内部写管道。 DTA的响应时间
第二次写入时的存储器的功能选择
为写目前正在进行中，并且给出
交流电气特性部分。
DTA操作和TDM时钟
如果CPU试图读取的量，一个存储器
必要的TDM时钟是不存在， DTA销会
不被认定。如果CPU试图写入内存
的量，所需的TDM时钟不存在，则
2-251
