MT90840
串行输入
通道
STi0时，CH0
STi0 ，通道1
TPDM
地址
000H
CPU端口寻址：
001H
汽车
1 0
1FEH
1FFH
流
地址总线
6 5 4 3 2 1 0
通道
数据表
请注意，如果并行端口时钟PCKR & PCKT或
串口时钟C4 / 8R1 & C4 / 8R2不存在
中的内部存储器存取，将DTA输出
直到时钟脉冲信号可以保持高电平
再次。
对于微处理器接口的完整详细信息
的定时信号，指的是交流电气
特性部分。
内部寄存器的地址映射
该MT90840提供内部寄存器这是
用于由CPU配置的设备中的各种
操作模式。在IMS ， TIM ， GPM和ALS
登记应当由每一个CPU的初始化
系统上电前的任何内部存储器存取
被执行。在MT90840 ，在AD7地址引脚
寻址的内部时，必须保持低
寄存器，如表2所示。
当输入地址引脚AD7为高，输入地址
引脚AD0 - AD6与位HA7 - HA11一起使用
在控制寄存器，以形成一个12位地址，以
访问由所选择的MT90840内部存储器
在SEL2 - SEL0位。看到内部存储器
说明内存地址映射。
IRQ中断引脚
该MT90840提供输出引脚IRQ （中断
请求），其是活性高，并且指示该
发生一个或多个错误状况，在
MT90840定时操作。该事件是
由位PPCE ， RXPAA ， TXPAA和FSA的指示
ALS的注册。
除了那里的适应症被屏蔽的情况下
由MSK3-0位在ALS的寄存器，所述
发生任何迹象引起IRQ中断
要生成到CPU。当一个中断
通过MSK3-0位屏蔽， IRQ输出将不
激活。然而，中断指示将仍然
在ALS的位来提供。
引起IRQ输出信号或指示位
返回到低电平再次，CPU可以写任何值
在ALS寄存器（通常是屏蔽位
重新编写以清除IRQ引脚） 。
DTA数据传输确认引脚
.
.
STi3 ， Ch126
STi4 ， Ch127
TPCM内容：
8 7
6 5 4 3 2 1 0
河道
位8 ： 7选择8个流之一。
位6 ： 0选择128个1
每个流道。
图14A - 8.192 Mbps的TPDM寻址
串行输出
通道
STo0时，CH0
STo0 ，通道1
RPCM
地址
000H
001H
CPU端口寻址：
汽车
1 0
流
1FEH
地址总线
6 5 4 3 2 1 0
通道
.
.
STO3 ， Ch126
STo4 ， Ch127 1FFH
图14b - 8.196 Mbps的RPCM寻址
微处理器端口
8位复用并行微处理器端口
设置在MT90840以允许所连接的CPU的
配置并读取内部寄存器和
回忆。该MT90840 CPU接口
与摩托罗拉，国家和英特尔兼容
复用总线的CPU和适应自己的
没有合适的总线型控制信号时序
任何模式的选择。
该MT90840 CPU接口信号AD0-7
（数据和地址） ， ALE / AS ， DS / RD ， R / W \\ WR ， CS
和DTA 。并行微处理器接口
为CPU提供访问内部
配置寄存器，以及连接和数据
存储器，用于同时发射和接收路径。
连接存储器读/写操作，数据存储器
仅被读取，并且控制寄存器感官
如表2所示。
访问从微创到连接和
数据存储器复与访问
输入和输出的TDM端口。这可能会导致
可变数据延迟确认这是
通过差热分析的输出信号传送至CPU。
2-250
在DTA引脚驱动为低电平内在逻辑，以
指示该数据总线传送的是CPU
完整的。当总线周期结束时，此引脚驱动器
HIGH ，然后切换到高阻抗。如果一个
