CY14B101K
图9
示出了SRAM写周期1 （我们控制） 。
[28, 29]
图9. SRAM写周期1
t
WC
地址
t
SCE
CE
t
HA
t
AW
t
SA
WE
t
PWE
t
SD
t
HD
DATA IN
数据有效
t
HZWE
数据输出
以前的数据
高阻抗
t
LZWE
图10
示出了SRAM写周期2 （ CE控制） 。
[28, 29]
图10. SRAM写周期2
t
WC
地址
CE
t
SA
t
AW
t
PWE
t
SCE
t
HA
WE
t
SD
DATA IN
数据有效
t
HD
数据输出
记
29. CE或我们必须> V
IH
在地址转换。
高阻抗
文件编号： 001-06401修订版* G
第19页24
[+ ]反馈
