CY14B101K
开关波形
图7
示出了SRAM读周期1 （地址控制） 。
[12, 13, 28]
图7. SRAM读周期1
t
RC
地址
t
AA
t
OHA
DQ （ DATA OUT ）
数据有效
图8
示出了SRAM读周期2 （ CE和OE控制） 。
[12, 28]
图8. SRAM读周期2
t
RC
地址
CE
t
LZCE
t
ACE
t
PD
t
HZCE
OE
DQ （ DATA OUT ）
t
LZOE
t
PU
t
美国能源部
数据有效
t
HZOE
活跃
ICC
待机
记
28. HSB必须在阅读居高不下，写周期。
文件编号： 001-06401修订版* G
第18页24
[+ ]反馈
