CS4923/4/5/6/7/8/9
6.4 I
2
串行主机接口
对于我
2
I2C通信的CS4923 / 4/5 /6/7 /8/9
总是充当奴隶。串行I
2
I2C通信
与CS4923 / 4/5 /6/7 /8/9来完成同
3通信线路： SCCLK ， SCDIO和
INTREQ 。表8示出的助记符，引脚名，
和引脚上的每个信号的数
CS4923 / 4/5 /6/7 /8/9 。 SCCLK是输入到
CS492X ，在和移出器件上的时钟数据
其上升沿。但是应当指出的是，定时
规格SCCLK比更严格
肯定我
2
信用证要求所以应小心
该兴衰规格SCCLK是
为满足本数据表中的时间部分说明。
SCDIO是一个双向数据线的数据必须
上SCCLK的上升沿有效。 INTREQ是
漏极开路，低电平有效请求信号，
由CS492X驱动为低时，有数据要
读出。
引脚名称
SCCLK
SCDIO
INTREQ
引脚说明
串行控制时钟
串行数据输入和
产量
中断请求
引脚数
7
19
20
实际的地址可根据需要而改变。
地址检查配置文件中
的硬件配置部分
CS4923 / 4/5 /6/7 /8/9硬件用户指南。后
字节的主机应该那么时钟的地址
确认（ACK）的一部分。在写，
一个ACK被定义为SCDIO被驱动为低电平
该CS492X每个字节后1 SCCLK周期。
数据应移入CS492X最
先用数据处于上升的有效显著字节
SCCLK的边缘。主机应再时钟出
承认从CS492X （ ACK位）位。后
的最后一个字节要发送的确认，则主
应该发送一个I
2
停止状态，它被定义为
SCDIO的同时SCCLK的上升沿保持高电位。
如果CS492X未能确认一个字节，主机
应该重新发送相同的字节。如果CS492X
不承认背靠背字节，则
主机应该重新设置的一部分。
6.4.2 I
2
C读取
的CS4923 / 4/5 /6/7 /8/9将始终指示它
有数据要通过断言INTREQ线被读
低。主机必须识别该请求，并开始
读事务与CS492X 。相同
协议将被用来是否读出的一个字节或
多个字节。图20还示出了相对的
三字节我的时间
2
C读取。
主机开始读带我
2
C启动条件
接着是7位地址和读/写位组
高一读。起始条件被定义为
SCDIO下降与SCCLK高举。该CS492X
内置7位地址开始分配000
0000B以下复位。的7位地址发送到
CS492X必须其内部地址或匹配
输入的数据将被忽略。地址检查
可以禁用或实际地址可以改变
如果需要的话。地址检查配置
记录硬件配置部分
在CS4923 / 4 /5/ 6/7 /8/9硬件用户指南。
表8.我
2
串行模式引脚分配
6.4.1 I
2
C写的
当写入到设备中的我
2
C时，同
协议可以用于发送一个字节，字或
整个下载图像，只要发生转移
在字节边界。图20示出了
所必需的3字节传输到相对定时
该CS492X 。主机启动与转移
I
2
C启动条件之后是7位地址和
的读/写位设置为低，以指示写操作。该
启动条件被定义为SCDIO飘落着
SCCLK高举。该CS492X内部7位
地址最初分配给000 0000B以下
一个复位。 7位地址发送到CS492X绝
匹配其内部地址或接收的数据将
被忽略。地址检查可以禁用或
DS262F2
39
