FSR引脚控制是否B1通道或B2通道
用于发送和接收的PCM数据字反
FERS 。当FSR引脚为低电平时，发送和接收的PCM
字传输中B1通道，并为FSR的高
B2通道被选择。 B2通道的起点是10
B1通道开始后的IDL CLK的周期。
IDL的SYNC （ FST ，引脚14 ）是输入的IDL框架
同步信号。在这个引脚上的信号是名义上
高用于IDL时钟信号的一个周期，并在上升边
与IDL时钟信号对齐。 （请参考图4和
IDL时序规格的更多细节。 ）此事件identi-
外资企业IDL的帧的开始。在IDL的频率
同步信号为8KHz 。在IDL SYNC的上升沿（FST）的
应该用的上升沿对齐约
MCLK 。 MCLK必须是指定的时钟频率之一
在数字化开关特性表，通常是
绑IDL CLK （ BCLKT ） 。
在IDL CLK （ BCLKT ，引脚12）为所述输入的PCM
数据时钟。所有的IDL PCM传输和数据控制测序
荷兰国际集团由该时钟下列IDL的同步控制。这
引脚接受的256千赫的IDL数据时钟频率为4.096
兆赫。
IDL的TX （ DT ，引脚13 ）可以传输PCM输出
数据字。数据位输出的SE- B1通道
quential后开始IDL CLK信号上升沿
在IDL同步脉冲。如果B 2通道被选择，则
PCM字传输的第十IDL CLK开始上升
在IDL同步脉冲后沿。在IDL TX引脚将保持
用于PCM字的持续时间，直到低阻抗
LSB后的IDL CLK的下降沿。在IDL TX引脚将重新
主中时不输出的PCM高阻抗状态
数据或当一个有效的IDL同步信号丢失。
在IDL RX （ DR ，引脚8 ）是输入的接收PCM
数据字。数据位输入上sequen- B1通道
TiAl基下跌开始后的IDL CLK信号的边缘
IDL同步脉冲。如果B 2通道被选择，然后在PCM
字被锁存在启动第十一届IDL CLK下降
在IDL同步脉冲后沿。
通用电路接口（ GCI ）
在常规电路接口（GCI）是两个所述第二
标准同步2B + D ISDN接口的时序模式
与该设备是兼容的。在GCI模式中，
设备可以在任两个64kbps的通信的B超
通道。 （请参考图2d中进行采样定时。 ）的GCI
模式被选择时， BCLKR引脚保持低电平两个或
更多的FST （ FSC）上升沿。数字引脚控制
发送和接收的PCM字传输是重现
编程，以适应这种模式。受影响的引脚
FST ， FSR ， BCLKT ，DT和DR 。该GCI接口由
四个引脚： FSC （ FST ） ， DCL （ BCLKT ） ， Dout的（ DT ）和DIN
（ DR ） 。在GCI接口模式，可以访问两个
发送和接收的PCM数据字具有共同控制
对FSC （帧同步时钟）和DCL （数据时钟
时钟） 。在这种模式下， FSR的销控制是否B1
信道或B2信道用于发送和重新
人为对象的PCM数据字传输。当FSR引脚为低电平时，则
发送和接收的PCM字传输中的B1的
信道，并为FSR的高B2通道被选择。该
B2通道的起点是16 DCL周期开始后
B1通道。
在FSC （ FST ，引脚14 ）是输入的GCI帧同步
chronization信号。在这个引脚上的信号名义上上升
边使用DCL时钟信号对齐。 （请参考图6
和GCI时序规格的更多细节。 ）这
事件标识GCI帧的开始。该frequen-
FSC的同步信号CY是8kHz 。上升
金管（FST ）的边缘应对准约
MCLK的上升沿。 MCLK必须是时钟的一个频
quencies在数字开关特性指定
表，并且通常连接到DCL （ BCLKT ） 。
在DCL （ BCLKT ，引脚12 ）是输入的时钟
控制所述PCM数据传输。时钟施加在
DCL的输入是两次实际PCM数据速率。在GCI框架
开始使用DCL的FSC的逻辑与。这
事件发起的PCM数据字传输给两个发射
和接收。该引脚接受的GCI数据时钟频率
512 kHz至6.176兆赫为256 kHz的PCM数据速率
3.088兆赫。
在GCI的Dout （DT ，引脚13）是用于发射输出
PCM数据字。数据位输出B1通道
在DCL时钟信号的交替的上升沿，与开始
FSC的脉搏。如果B 2通道被选择，然后在PCM
字传输第十七DCL上涨后缘开始
FSC的上升沿。 DOUT引脚将保持低阻抗
为15-1 / 2 DCL时钟周期。 DOUT引脚变高
在DCL时钟的第二下降沿之后阻抗
中的最低位的PCM字。 DOUT引脚将保持在
当不输出PCM数据或一个高阻抗状态
当一个有效的FSC信号丢失。
通过DIN （ DR ，引脚8 ）是输入接收PCM数据
字。数据位锁存为交替B1通道
在DCL时钟信号的上升沿，用SE-开始
后FSC的脉冲的上升沿COND DCL时钟。如果
B2的通道被选择，然后在PCM字锁存起动
荷兰国际集团第十八届DCL上升沿后FSC上升
边缘。
印刷电路板布局
注意事项
该MC145481采用高速CMOS制造
超大规模集成电路技术来实现复杂的模拟信号
一个PCM编码解码滤波器的处理功能。在全differ-
用于该装置无穷区间的模拟电路设计技术
结果在性能优越的开关电容滤波器
TER值时，模拟 - 数字转换器（ADC ）和digital-
到模拟转换器（DAC ） 。特别注意了
该装置的设计，以减少噪声的敏感性，
包括电源抑制和易感性电台
频噪声。这特别关注的设计包括一个
第五阶低通滤波器，接着的第三阶高通
滤波器，它的输出被转换为数字信号以更大的
超过75 dB的动态范围，在3 V单的所有操作
电源。这将导致一个LSB大小小音响显
关于216的NAL
V.
典型的空闲信道的噪声电平
此设备是小于一个LSB 。除了动态
此设备的编解码滤波器功能的范围内，则输入
增益设置运算放大器具有大于30分贝的能力
增益用于驻极体麦克风接口。
该器件是专为易于实现的，但
由于大动态范围和在嘈杂的性质
环境，此设备（数字交换机，无线长焦附加镜
摩托罗拉
MC145481
9
