功能说明
模拟接口和信号路径
这个设备的发送部分包括一个低噪声，
三端运算放大器能够驱动2 kΩ的负载。这
运算放大器TI + （引脚19 ）和TI- （引脚18 ）和它的投入
输出为TG （引脚17 ） 。该运算放大器旨在成为置信
gured在反相增益电路。模拟信号可以是
直接施加到TG销如果该发射运算放大器是不知疲倦
pendently断电的TI +输入连接到
VDD电源。在TG端子变为高阻抗
当发送运算放大器断电。 TG的引脚
内部连接到一个3极抗混叠的预过滤器。这
预过滤器包括一个2极巴特沃斯有源低通
过滤器，接着是单个无源极。该预过滤器是跟着
由单端lowed至差分转换器，它是
主频为512千赫。所有后续的模拟处理泌尿道感染
lizes全差分电路。接下来的部分是全昼夜温差
髓鞘，5-极开关电容器低通滤波器，带
3.4 kHz的截止频率。此过滤器后是一个3极
具有截止频开关电容高通滤波器
昆西约200Hz 。这种高通阶段都有反
使命零直流，消除来自任何直流到来
模拟输入或从在预累计运算放大器的偏移
割让滤波器阶段。高通滤波器的最后阶段是
一个自动调零采样和保持放大器。
一个带隙电压基准发生器和数字 -
数模转换器（DAC ）是由发射和重新共享
人为对象的部分。该自动调零，开关电容
带隙基准源产生精确的正，负
参考电压是几乎独立于温度的
自命电源电压。二进制加权电容
阵列（ CDAC ）形成的压扩结构的和弦，
而电阻串（ RDAC ）实现了线性步骤
在每个和弦。编码过程中使用的数模转换器，所述
电压基准和一帧接一帧的自动调零
比较器来实现逐次逼近CON-
版本算法。所有涉及的模拟电路的
数据转换（参考电压， RDAC ，华助会，并
比较器）与一个差分结构来实现。
所述接收部分包括：将DAC如上所述，一个
采样保持放大器，一个5杆， 3400 Hz的钙交换
pacitor低通滤波器的SiN x / X的校正，和一个二极
有源平滑滤波器，以减少的频谱分量
开关电容滤波器。平滑滤波器的输出
之三是由一个放大器，它是在RO-引脚输出进行缓冲。
该输出能够驱动一个2 k负载到VAG引脚。
的MC145481还具有一对功率放大器是
连接成推挽构型。该PI引脚是在 -
反相输入端的PO-功率放大器。非反相
输入内部连接到VAG引脚。这允许该放大器
要使用在一个反相增益电路具有两个外部电阻
器。该PO +放大器具有减一的增益，并且是IN-
ternally连接到PO-输出。这种完整的电源
放大器电路是一个差分（推挽）放大器AD-
justable增益，能够驱动300
负载
+7 dBm的。功率放大器可以掉电不知疲倦
该芯片的其余部分通过连接在PI销到pendently
VDD 。
掉电
有把这个装置插入一个低的两种方法
功耗模式，这使得该装置nonfunc-
作和消耗几乎没有权力。 PDI是上电
下来，当为低电平输入引脚，可关断
装置。另一种方式在设备下到权力是双方持有
在FST和FSR引脚为低电平，而BCLKT和MCLK引脚
被计时。当芯片掉电时， VAG ， TG ，
RO- ， PO + ， PO-和DT输出为高阻态，
在VAG REF引脚拉至VDD电源与非
线性，高阻抗电路。到芯片返回到pow-
器启动状态，PDI必须高和在FST帧同步脉冲
必须存在，而BCLKT和MCLK引脚
主频。对DT的输出将保持在高阻抗
状态上电后至少有两个8 kHz的FST脉冲。
主时钟
因为这个编解码滤波器的设计有单个DAC architec-
TURE时， MCLK引脚作为主时钟的所有模拟
信号处理，包括模拟 - 数字转换，
数字 - 模拟转换，并且发送和接收滤波器
此装置的tering功能。的时钟频率施加到
在MCLK引脚可能是256千赫， 512千赫， 1.536兆赫，
1.544兆赫， 2.048兆赫， 2.56兆赫，或4.096兆赫。这DE-
副具有预分频器，可自动确定适当的
分比，以用于MCLK输入的，实现了重新
quired 256 kHz内部时钟序列。该时钟再
在MCLK输入quirements是独立的PCM的
数据传输模式（即，长帧同步，短帧
同步， IDL的模式，或GCI模式）。
数字I / O
该MC145481可通过引脚选择为穆律或A律。
表1示出了8位的数据字格式为正和
负零点和满度为扩计划。
表2示出了一系列的8 PCM字为两亩
法律与A律对应于数字毫瓦。该
数字毫瓦是重建的1 kHz的校准信号
它定义了绝对收益或0 dBm0的Transmis-的DAC
DAC的层次点（ TLP ） 。对于PCM时机
数据传输是独立于扩计划SE-
选中。请参考图2总结和比较
这个装置的4 PCM数据接口模式。
摩托罗拉
MC145481
5
