添加收藏夹  设为首页  深圳服务热线:13751165337  13692101218
51电子网联系电话:13751165337
位置:首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第949页 > MC145481 > MC145481 PDF资料 > MC145481 PDF资料2第4页
RO “
接收模拟输出(反相) ( 2脚)
这是接收平滑滤波器的反相输出
从数字 - 模拟转换器。此输出能
驾驶2 k负载到0.886 V峰引用到VAG
引脚。如果该装置被操作时的半通道与FST销
时钟和FSR引脚保持低电平时,接收滤波器的输入会
conencted到VAG电压。这在最大程度地减少瞬变
当全频道操作是通过恢复RO-销
时钟的FSR引脚。该引脚为高阻抗时,
设备处于断电状态。
PI
功放输入端(引脚3 )
这是反相输入到PO-放大器。非
反相输入PO-放大器内部连接到
VAG引脚。该PI和PO-引脚用于外部电阻
在反相运算放大器电路的增益器来设置增益
PO +和PO-推挽功率放大输出。连接 -
荷兰国际集团PI到VDD将电源在电源驱动器放大器和
在PO +和PO-输出将是高阻抗。
PO
功率放大器的输出(反相) (引脚4 )
这是反相功率放大器的输出,它被用来
以提供一个反馈信号给PI销设置的增益
推挽功率放大器输出。该引脚可
驾驶300
负载PO + 。该PO +和PO-输出
差(推拉),并能够驱动300
负载
1.772 V峰值,这是3.544伏峰 - 峰值。偏置电压
这个输出的年龄和参考信号是VAG引脚。该
VAG引脚不能源出或吸入尽可能多的电流,该引脚,
因此,低阻抗负载必须是PO +之间
和PO- 。该PO +和PO-差分驱动器也电缆相互
驾驶100的pable
阻性负载或100 nF的Piezoelec-
TRIC换能器串联一个20
电阻器具有小
增加失真。这些驱动器可以用来驱动重新
的sistive负荷
32
当PO-的增益设置为1/4或
减。 PI连接到VDD将电源在电源驱动器
放大器和PO +和PO-输出将是高阻抗
ANCE 。该引脚也高阻抗时,该设备是
由PDI引脚关断。
PO +
功放输出(非反相) (引脚5 )
这是在非反相功率放大器的输出,这是
反相版本在PO-信号。该引脚可
驾驶300
加载到PO- 。 PI连接到VDD会
掉电电源驱动放大器和PO +和
PO-输出将是高阻抗。该引脚也很高im-
当装置断电时由PDI销pedance 。
见PI和PO-以获取更多信息。
数字接口
MCLK
主时钟(引脚11 )
这是主时钟输入引脚。时钟信号施加
这个引脚用来产生内部256 kHz时钟和
该开关电容滤波器, ADC的测序信号
和DAC 。内部预分频器逻辑比较的时钟
该引脚在FST ( 8 kHz)的时钟,并自动将
接受256 , 512 , 1536 , 1544 , 2048 , 2560 ,或4096千赫。为
256和512 kHz的MCLK频率, MCLK必须同步
异步的,大约上升沿对准FST 。为
最佳的性能,在1.536 MHz的频率,
高, MCLK应该是同步的,大约利培
荷兰国际集团边缘对齐的FST的上升沿。在很多应用
褶皱, MCLK可以绑在BCLKT销。
FST
帧同步,发送(引脚14 )
该引脚接受一个8 kHz的时钟同步输出
把串行PCM数据在DT引脚。此输入的COM
兼容各种标准,包括IDL ,长帧
同步,短帧同步和GCI格式。如果两个FST和
FSR保持低电平数为8 kHz帧,器件将
断电。
BCLKT
位时钟,发送端(引脚12 )
这个引脚控制发送PCM数据的传输速率。在
该IDL和GCI模式同时控制的传送速率
接收PCM数据。该引脚可以接受任何位时钟频率
昆西从64到4096千赫长帧同步和短
帧同步定时。该引脚可以接受的时钟频率
从256 kHz至4.096兆赫IDL模式,并从512千赫
以6.176兆赫GCI定时模式。
DT
数据传输(引脚13 )
这个引脚通过FST和BCLKT控制,高im-
pedance输出PCM数据时除外。当操作
在IDL和GCI模式,数据无论是在B1或B2输出
如选择FSR通道。该引脚为高阻抗
当该装置处于断电模式。
FSR
帧同步,接收端(引脚7 )
当在长帧同步或短帧同步使用
模式下,该引脚接受一个8 kHz的时钟,用于同步
串行PCM数据在DR引脚的输入。 FSR可
异步FST在长帧同步或短
帧同步模式。当ISDN模式( IDL或GCI )有
被选中与BCLKR ,该引脚选择其中B1 (逻辑0 )
或B2 (逻辑1)作为活动数据通道。
BCLKR
位时钟,接收端(引脚9 )
当在长帧同步或短帧同步使用
模式下,该引脚接受来自64位任意时钟频率
4096千赫。当该引脚为逻辑1 , FST , BCLKT , DT ,
和DR成为IDL接口兼容。当该引脚为
在逻辑举行0 , FST , BCLKT ,DT和DR成为GCI接口
面对兼容。
DR
数据,接收端(引脚8 )
该引脚为PCM数据输入,并且在一个长帧时
同步或短帧同步模式由FSR控制,
BCLKR 。当在IDL或GCI模式下,此数据传送是
通过FST和BCLKT控制。 FSR及BCLKR选择
B信道与ISDN的方式,分别。
MC145481
4
摩托罗拉

深圳市碧威特网络技术有限公司