IDT82V3280
WAN PLL
表1 ：引脚说明（续）
名字
A0 / SDI
A1 / CLKE
A2
A3
A4
A5
A6
AD0 / SDO
AD1
AD2
AD3
AD4
AD5
AD6
AD7
PIN号
69
68
67
66
65
64
63
83
82
81
80
79
78
77
76
I
引体向上
WR ：
写操作
在复用和Intel模式，该引脚为低电平以启动写操作。
在摩托罗拉模式下，该引脚为低电平以启动写操作或s高电平到起始
tiate读操作。
在EPROM和串行模式下，该引脚应接地。
RD ：
读操作
在复用和Intel模式，该引脚为低电平以启动读操作。
在EPROM中，摩托罗拉和串行模式下，该引脚应接地。
ALE ：地址锁存使能
在复用方式，在AD上的地址[7： 0]引脚被采样到器件上的下降
ALE的边缘。
SCLK ：移位时钟
在串行模式下，移位时钟输入该引脚上。
在SDI数据在SCLK的上升沿采样的装置。在SDO数据更新
在SCLK的有效边沿。活性边沿由CLKE确定。
在EPROM中， Intel和Motorola模式，该引脚应连接到地面。
I / O
下拉
I
下拉
CMOS
CLKE ： SCLK有效边沿选择
在串行模式下，此引脚选择SCLK的有效边沿更新SDO ：
高 - 下降沿;
低 - 上升沿。
在复用模式下， A0 / SDI ， A1 / CLKE和A [ 6 ： 2 ]引脚应接地。
在串行模式下， A [ 6 ： 2 ]引脚应接地。
AD [ 7 ： 0 ] ：地址/数据总线
在EPROM中， Intel和Motorola模式，这些引脚微的双向数据总线
处理器接口。
在复用模式下，这些引脚是microproces-的双向地址/数据总线
SOR接口。
SDO ：串行数据输出
在串行模式下，此引脚用作串行数据输出。该引脚上的数据串行输出
出在SCLK的有效边缘设备。
在串行模式下， AD [ 7 ： 1 ]引脚应接地。
I / O
TYPE
描述
1
A [ 6 ： 0 ] ：地址总线
在ERPOM ， Intel和Motorola模式，这些引脚微处理器的地址总线
界面。
SDI ：串行数据输入
在串行模式下，此引脚用作串行数据输入。地址和数据在这个引脚都seri-
盟友主频在SCLK的上升沿设备。
CMOS
WR
71
CMOS
RD
72
I
引体向上
CMOS
ALE / SCLK
73
I
下拉
CMOS
引脚说明
16
2006年6月19日
