IDT82V3280
WAN PLL
表1 ：引脚说明（续）
名字
IN6_POS
IN6_NEG
PIN号
42
43
I / O
TYPE
描述
1
IN7
48
IN8
51
IN9
52
IN10
53
IN11
54
IN12
55
IN13
56
IN14
57
IN6_POS / IN6_NEG ：正/负输入时钟6
A 2千赫， 4千赫，N ×8千赫
3
， 1.544兆赫（ SONET ） / 2.048兆赫（ SDH ） ， 6.48兆赫， 19.44兆赫，
I
PECL / LVDS 25.92兆赫， 38.88兆赫， 51.84兆赫， 77.76兆赫， 155.52兆赫， 311.04 MHz或622.08 MHz的
时钟的情况下这对销的差分输入。是否该时钟信号为PECL或LVDS是
自动检测。
IN7 ：输入时钟7
I
CMOS
A 2千赫， 4千赫，N ×8千赫
3
， 1.544兆赫（ SONET ） / 2.048兆赫（ SDH ） ， 6.48兆赫， 19.44兆赫，
下拉
25.92兆赫， 38.88兆赫， 51.84兆赫， 77.76 MHz或155.52 MHz的时钟输入该引脚上。
IN8 ：输入时钟8
I
CMOS
A 2千赫， 4千赫，N ×8千赫
3
， 1.544兆赫（ SONET ） / 2.048兆赫（ SDH ） ， 6.48兆赫， 19.44兆赫，
下拉
25.92兆赫， 38.88兆赫， 51.84兆赫， 77.76 MHz或155.52 MHz的时钟输入该引脚上。
IN9 ：输入时钟9
I
CMOS
A 2千赫， 4千赫，N ×8千赫
3
， 1.544兆赫（ SONET ） / 2.048兆赫（ SDH ） ， 6.48兆赫， 19.44兆赫，
下拉
25.92兆赫， 38.88兆赫， 51.84兆赫， 77.76 MHz或155.52 MHz的时钟输入该引脚上。
IN10 ：输入时钟10
I
CMOS
A 2千赫， 4千赫，N ×8千赫
3
， 1.544兆赫（ SONET ） / 2.048兆赫（ SDH ） ， 6.48兆赫， 19.44兆赫，
下拉
25.92兆赫， 38.88兆赫， 51.84兆赫， 77.76 MHz或155.52 MHz的时钟输入该引脚上。
IN11 ：输入时钟11
A 2千赫， 4千赫，N ×8千赫
3
， 1.544兆赫（ SONET ） / 2.048兆赫（ SDH ） ， 6.48兆赫， 19.44兆赫，
I
CMOS
25.92兆赫， 38.88兆赫， 51.84兆赫， 77.76 MHz或155.52 MHz的时钟输入该引脚上。
下拉
在从操作中， T0的选择的输入时钟IN11的频率被推荐为
6.48兆赫。
IN12 ：输入时钟12
I
CMOS
A 2千赫， 4千赫，N ×8千赫
3
， 1.544兆赫（ SONET ） / 2.048兆赫（ SDH ） ， 6.48兆赫， 19.44兆赫，
下拉
25.92兆赫， 38.88兆赫， 51.84兆赫， 77.76 MHz或155.52 MHz的时钟输入该引脚上。
IN13 ：输入时钟13
I
CMOS
A 2千赫， 4千赫，N ×8千赫
3
， 1.544兆赫（ SONET ） / 2.048兆赫（ SDH ） ， 6.48兆赫， 19.44兆赫，
下拉
25.92兆赫， 38.88兆赫， 51.84兆赫， 77.76 MHz或155.52 MHz的时钟输入该引脚上。
IN14 ：输入时钟14
I
CMOS
A 2千赫， 4千赫，N ×8千赫
3
， 1.544兆赫（ SONET ） / 2.048兆赫（ SDH ） ， 6.48兆赫， 19.44兆赫，
下拉
25.92兆赫， 38.88兆赫， 51.84兆赫， 77.76 MHz或155.52 MHz的时钟输入该引脚上。
输出帧同步信号
FRSYNC_8K ： 8kHz的帧同步输出
8 kHz的信号，该引脚输出。
MFRSYNC_2K ： 2 kHz的多帧同步输出
A 2 kHz的信号，该引脚上输出。
输出时钟
OUT1 ：输出时钟1
A 1赫兹， 400赫兹， 2千赫， 8千赫， 64千赫，N X E1
4
，N X T1
5
，N X 13.0兆赫
6
，N X 3.84 MHz的
7
,
5兆赫， 10兆赫， 20兆赫， E3 ， T3 ， 6.48兆赫， 19.44兆赫， 25.92兆赫， 38.88兆赫， 51.84兆赫，
77.76 MHz或155.52 MHz时钟该引脚上输出。
OUT2 ：输出时钟2
A 1赫兹， 400赫兹， 2千赫， 8千赫， 64千赫，N X E1
4
，N X T1
5
，N X 13.0兆赫
6
，N X 3.84 MHz的
7
,
5兆赫， 10兆赫， 20兆赫， E3 ， T3 ， 6.48兆赫， 19.44兆赫， 25.92兆赫， 38.88兆赫， 51.84兆赫，
77.76 MHz或155.52 MHz时钟该引脚上输出。
OUT3 ：输出时钟3
A 1赫兹， 400赫兹， 2千赫， 8千赫， 64千赫，N X E1
4
，N X T1
5
，N X 13.0兆赫
6
，N X 3.84 MHz的
7
,
5兆赫， 10兆赫， 20兆赫， E3 ， T3 ， 6.48兆赫， 19.44兆赫， 25.92兆赫， 38.88兆赫， 51.84兆赫，
77.76 MHz或155.52 MHz时钟该引脚上输出。
FRSYNC_8K
MFRSYNC_2K
30
31
O
O
CMOS
CMOS
OUT1
88
O
CMOS
OUT2
89
O
CMOS
OUT3
90
O
CMOS
引脚说明
14
2006年6月19日
