Si4133W
t
r
80%
t
f
S CLK
50%
20%
t
h
t
CLK
t
l
图1. SCLK时序图
t
的SuI
t
HOLD
S CLK
S DA TA
D17
D16
D15
A1
A0
t
en3
t
en2
t
en1
性S E NB
t
w
图2.串行接口时序图
第一位
禄糟透了的
最后一位
在主频
D D D D D D D D D
17 16 15 14 13 12 11 10 9
D
8
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
A
3
A
2
A
1
A
0
数据
场
地址
场
图3.串行接口格式
修订版1.1
7
