ADS61B23
SLAS582 - 2008年2月
www.ti.com
DDR LVDS接口
LVDS接口仅适用于3.3 V DRVDD电源。在此模式中， 12个数据位和输出时钟是
可作为LVDS（低压差分信号）的水平。两个连续的数据比特进行复用，并输出
每个LVDS差分对每个时钟周期（在DDR - 双数据速率，请参阅
图43
） 。所以，有7个
LVDS输出对的12个数据位和1的LVDS输出对输出时钟。
LVDS缓冲器电流可编程性
默认的LVDS缓冲器的输出电流为3.5毫安。当100终止
,
这会导致一个350毫伏
单端电压摆幅（ 700 mV的
PP
差分摆幅） 。 LVDS的缓冲器的电流也可以被编程为
2.5毫安，4.5 mA和1.75毫安（寄存器位
<LVDS CURRENT> ，
SEE
表12）。
此外，还有一个电流
双模式，其中，该电流被用于数据和输出时钟缓冲器加倍（寄存器位
<CURRENT
DOUBLE> ，
SEE
表12）。
引脚
CLKOUTP
输出时钟
CLKOUTM
D0_D1_P
数据位D0 ， D1
D0_D1_M
D2_D3_P
数据位D2 ， D3
D2_D3_M
D4_D5_P
数据位D4，D5
D4_D5_M
12位ADC数据
D6_D7_P
数据位D6 ， D7
D6_D7_M
LVDS缓冲器
D8_D9_P
数据位D8 ， D9
D8_D9_M
D10_D11_P
数据位D10 ， D11
D10_D11_M
ADS61B23
图43. DDR LVDS输出
偶数据位D0 ，D2，D4 ，D6， D8 ，D10，和D12是在CLKOUTP的上升沿和奇数据输出
比特D1，D3 ，D5， D7， D9 ，D11和D13是在CLKOUTP的下降沿输出。上升沿和下降沿
CLKOUTP的边缘必须被用来捕捉所有的12个数据位（参见
图44）。
40
提交文档反馈
产品文件夹链接（ S） ：
ADS61B23
2008 ，德州仪器
