DAC8554
www.ti.com
SLAS431A - 2005年6月 - 修订2005年8月
24日下降
EDGE
SCLK
1
2
1
2
24日下降
EDGE
SYNC
无效写同步中断：
第24个下降沿之前SYNC HIGH
DIN
DB23 DB22
DB0
有效的写缓冲器/ DAC的更新：
24日下降沿后SYNC HIGH
DB23 DB22
DB1
DB0
图50.中断和有效的同步定时
掉电模式
该DAC8554采用四种操作模式。这些
模式，由三位（ PD2 ， PD1访问，
和PD0）在移位寄存器中，并执行
负载
行动中的DAC 。该DAC8554提供了一个非常
基于信道灵活的省电接口
注册操作。一个通道是由一个单一的
16位DAC，具有省电电路，临时
存储寄存器（TR） ，和一个DAC寄存器（DR） 。 TR
和DR都是18位宽。两个MSB代表
电源关闭状态， 16个LSB表示数据
为TR和DR 。通过将17位和18 TR和
何，在省电状态可以是暂时
存储和一样的数据使用。内部电路保证
即DB15和DB14得到转移到TR17and
TR16 （ DR17和DR16 ） ，当DB16 = 1 。
该DAC8554对待像休眠状态
数据和所有的操作模式是否仍有效用于
掉电。有可能广播掉电
条件以在一个系统的所有DAC8554s ，或者它是
能够同时掉电的信道
同时更新其他渠道的数据。
DB16 ， DB15和DB14 = 100 （或111）代表一
掉电状态与Hi -Z的输出阻抗
所选择的频道。 101表示电源关闭
条件与1K输出阻抗和REP- 110
不满掉电状态与输出10万
阻抗。
单个通道可以分别断电，
降低了总功耗。当所有
通道断电时， DAC8554电源
消费低于2 μA 。没有电源
-up命令。当一个信道与数据更新
它会自动退出断电。所有的通道出口
掉电的广播数据后同时
更新。退出掉电的时间大约是
5微秒。看
表1和表2中
为掉电
具体操作过程。
电阻器
串DAC
扩音器
V
OUT
X
掉电
电路
电阻器
网
图51.输出级在掉电
（高阻抗）
17
