位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第225页 > CY28442ZXC-2 > CY28442ZXC-2 PDF资料 > CY28442ZXC-2 PDF资料3第12页
初步
tstable
<1.8nS
CY28442-2
PD
CPUT ， 133MHz的
CPUC ， 133MHz的
SRCT 100MHz的
100MHz的SRCC
USB ， 48MHz的
DOT96T
DOT96C
PCI ， 33MHz的
REF
Tdrive_PWRDN ＃
<300μS ， >200mV
图5.掉电无效置时序波形
CPU_STP ＃断言
该CPU_STP ＃信号是一个低电平有效的输入
同步停止和启动CPU输出时钟
而时钟发生器的其余部分继续功能。
当CPU_STP ＃引脚置位，所有的CPU输出是
设置与SMBus配置是通过断言停止的
CPU_STP排名将在两个个CPU时钟停止
CPU_STP ＃
CPUT
CPUC
被取样，由内部的两个上升沿后段
CPUC的时钟。停止CPU信号的最终状态
CPUT = HIGH和CPUC =低。没有变化的
在停止状态下输出的驱动电流值。该
CPUT被驱动为高电平的电流的值等于6× （值Iref ） ，
而CPUC信号三态。
图6. CPU_STP ＃断言波形
CPU_STP ＃无效置
在CPU_STP ＃信号的无效将导致所有CPU
被停止的输出，以恢复在正常操作中
同步方式。同步的方式意味着没有
短或拉伸的时钟脉冲将产生在时钟
重新开始。从无效到主动的最大延迟
输出的是不超过2个CPU时钟周期。
CPU_STP ＃
CPUT
CPUC
CPUT内部
CPUC内部
Tdrive_CPU_STP#,10nS>200mV
图7. CPU_STP ＃无效置波形
文件编号： 38-07691牧师**
第12页22
