CY7C1481V33
CY7C1483V33
CY7C1487V33
真值表
对于CY7C1481V33 ， CY7C1483V33和CY7C1487V33真值表如下。
[3, 4, 5, 6, 7]
周期说明
取消循环，
掉电
取消循环，
掉电
取消循环，
掉电
取消循环，
掉电
取消循环，
掉电
睡眠模式，省电
读周期，开始突发
读周期，开始突发
写周期，开始突发
读周期，开始突发
读周期，开始突发
读周期，继续突发
读周期，继续突发
读周期，继续突发
读周期，继续突发
写周期，继续突发
写周期，继续突发
读周期，暂停突发
读周期，暂停突发
读周期，暂停突发
读周期，暂停突发
写周期，暂停突发
写周期，暂停突发
地址CE CE CE ZZ
1
2
3
二手
无
无
无
无
无
无
外
外
外
外
外
NEXT
NEXT
NEXT
NEXT
NEXT
NEXT
当前
当前
当前
当前
当前
当前
H
L
L
L
X
X
L
L
L
L
L
X
X
H
H
X
H
X
X
H
H
X
H
X
L
X
L
X
X
H
H
H
H
H
X
X
X
X
X
X
X
X
X
X
X
X
X
X
H
X
X
X
L
L
L
L
L
X
X
X
X
X
X
X
X
X
X
X
X
L
L
L
L
L
H
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
ADSP
X
L
L
H
H
X
L
L
H
H
H
H
H
X
X
H
X
H
H
X
X
H
X
ADSC
L
X
X
L
L
X
X
X
L
L
L
H
H
H
H
H
H
H
H
H
H
H
H
ADV写
X
X
X
X
X
X
X
X
X
X
X
L
L
L
L
L
L
H
H
H
H
H
H
X
X
X
X
X
X
X
X
L
H
H
H
H
H
H
L
L
H
H
H
H
L
L
OE
X
X
X
X
X
X
L
H
X
L
H
L
H
L
H
X
X
L
H
L
H
X
X
CLK
L-H
L-H
L-H
L-H
L-H
X
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
L-H
DQ
三州
三州
三州
三州
三州
三州
Q
三州
D
Q
三州
Q
三州
Q
三州
D
D
Q
三州
Q
三州
D
D
笔记
3， X =不关心， H =逻辑高电平，L =逻辑低电平。
4.写= L时，任何一个或多个字节写使能信号， BWE = L或GW = L WRITE = H ，当所有字节写使能信号， BWE ， GW = H。
5. DQ管脚由当前周期和所述参考信号的控制。 OE是异步的，并且不采样的时钟。
6. SRAM总是启动时ADSP是断言一个读周期，无论GW ， BWE ，或BW的状态
X
。写入只能在后下一时钟发生
在ADSP或ADSC的说法。其结果是，参考必须的写周期开始时，使输出为三态之前，驱动为高电平。 OE是一个不
关心的写周期的其余部分。
7. OE是异步的，并且不采样与时钟的上升。它是在写周期内屏蔽。在读周期中的所有数据位为三态时， OE是
处于非活动状态，或当装置被取消，并且所有的数据位表现为输出时OE为有效（低电平） 。
文件编号： 38-05284牧师* H
第10页30
[+ ]反馈
