位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第614页 > CY7C1380CV25 > CY7C1380CV25 PDF资料 > CY7C1380CV25 PDF资料1第1页
380CV25
初步
CY7C1380CV25
CY7C1382CV25
512K ×36 / 1M ×18的SRAM流水线
特点
快速的时钟速度： 250 ， 225 ， 200 ， 167 MHz的
提供高性能3-1-1-1接入速率
快速OE访问时间： 2.6 ， 2.8 ， 3.0 ， 3.4纳秒
最适合深度拓展
单2.5V
±5%
电源
常见的数据输入和数据输出
字节写使能和全局写控制
芯片启用地址管道
地址，数据和控制寄存器
内部自定时写周期
突发控制引脚（交错或线性爆裂
序）
使用ZZ模式或CE自动断电可用
DESELECT
提供119球BGA焊球， 165球FBGA和
100引脚TQFP封装
针对BGA封装的版本JTAG边界扫描
（CLK） 。同步输入包括所有地址，所有的数据
输入地址流水线芯片使能（ CE ） ，突发控制IN-
看跌期权（ ADSC ， ADSP和ADV ） ，写使能（ BWA ， BWB ，
BWC ， BWD和BWE ）和全局写（ GW ） 。
异步输入包括输出使能（ OE ）和爆裂
控制模式（ MODE ） 。的数据（ DQA ，B，C ， d）和数据杆
性（ DQPa ， B，C ，D ）输出，通过OE启用，也asynchro-
知性。
DQA ， B，C ， D和DPA ， B， C，D适用于CY7C1380CV25和
DQA ， b和DPA ，B适用于CY7C1382CV25 。的a，b ，C，D各
是8比特宽的DQ的情况下，和1比特宽的情况下
的DP 。
地址和芯片使注册的任一地址
状态处理器（ ADSP ）或地址状态控制器（ ADSC ）
输入引脚。随后一阵地址可以在内部gen-
erated被爆提前引脚（ ADV）的控制。
地址，数据输入，并写入控制记录片
启动自定时写周期。写周期可以是一个
4个字节宽的写控制输入作为控制。 Indi-
维杜阿尔字节写入允许写入单个字节。 BWA CON-
trols DQA和DPA 。 BWB控制DQB和DPB 。 BWC控制
DQC和DPD 。 BWD控制DQD和DPD 。 BWA ， BWB BWC ，
和BWD可以活动只与BWE为低。 GW是
低导致要写入的所有字节。写直通capa-
相容性允许写入可用的数据在输出端为下
读周期。该器件还集成了流水线启用
电路，便于深度扩展，而不惩罚系统
性能。
所有输入和CY7C1380CV25和输出的
CY7C1382CV25是JEDEC标准JESD8-5兼容。
功能说明
赛普拉斯同步突发SRAM系列采用高
高速，低功耗的CMOS设计采用了先进的单层
多晶硅三层金属工艺。每个存储器单元
由六个晶体管。
该CY7C1382CV25和CY7C1380CV25集成的SRAM
1,048,576x18和524,288x36 SRAM单元具有先进
同步外围电路和一个2位计数器为间
最终突发操作。所有的同步输入端通过稳压门
存器由一个正沿触发时钟输入控制
选购指南
250兆赫
最大访问时间
最大工作电流
最大的CMOS待机电流
阴影区域包含预览。
225兆赫
2.8
325
70
200兆赫
3.0
300
70
167兆赫
3.4
275
70
单位
ns
mA
mA
2.6
350
70
赛普拉斯半导体公司
文件编号： 38-05240修订版**
3901北一街
圣何塞， CA 95134
408-943-2600
修订后的二零零二年十一月二十日
