集成
电路
系统公司
ICS87993I
1-
TO
-5 D
。微分
-
TO
-3.3V LVPECL
PLL
LOCK
D
河W
/D
YNAMIC
C
LOCK
S
WITCH
TYPE
输入
描述
低电平有效复位硕士。当逻辑低电平时，内部分隔为
复位造成真正的输出QX走低， INVER泰德输出
上拉
nQx变高。当逻辑高电平时，内部分隔和输出
被启用。 LVCMOS / LVTTL接口电平。
低电平时，复位输入恶劣标志和对齐CLK_SELECTED
上拉
与SEL_CLK 。 LVCMOS / LVTTL接口电平。
下拉非INVER婷差分时钟输入。
上拉
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
名字
NMR
2
3
4
5
6
7
8, 9, 12
10
11
13
14
nALARM_RESET
CLK0
nCLK0
SEL_CLK
CLK1
nCLK1
V
EE
Ext_FB
nEXT_FB
Clk_Selected
INP1BAD
输入
输入
输入
输入
输入
输入
动力
输入
输入
产量
产量
INVER婷差分时钟输入。
时钟选择输入。当低，选择CLK0 ， nCLK0投入。当
下拉
高，选择CLK1 ， nCLK1投入。 LVCMOS / LVTTL接口电平。
下拉非INVER婷差分时钟输入。
上拉
INVER婷差分时钟输入。
负电源引脚。
下拉差分外部反馈。
上拉
差分外部反馈。
低，当CLK0 ， nCLK0被选中，HIGH时，CLK1 nCLK1
被选中。 LVCMOS / LVTTL接口电平。
表明检测到错误的输入参考时钟1的相对于所述
反馈信号。输出为高电平，并保持高电平，直到
报警复位ASSER特德。
表明检测到坏的输入参考时钟0的相对于所述
反馈信号。输出为高电平，并保持高电平，直到
报警复位ASSER特德。
核心供电引脚。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
模拟电源引脚。
手控装置。高电平时，禁止内部时钟切换circuitr年。
下拉
LVCMOS / LVTTL接口电平。
锁相环和基准时钟之间进行选择作为输入的
上拉
分频器。当低，选择的参考clock.When高，选择PLL 。
LVCMOS / LVTTL接口电平。
15
16, 17,
24, 29
18, 19
20, 21
22, 23
25, 26
27, 28
30
31
32
INP0BAD
V
CC
nQB2 ， QB2
nQB1 ， QB1
nQB0 ， QB0
nQA1 ， QA1
nQA0 ， QA0
V
CCA
Man_Override
PLL_SEL
产量
动力
产量
产量
产量
产量
产量
动力
输入
输入
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
K
K
87993AYI
www.icst.com/products/hiperclocks.html
2
REV 。 B 2003年5月21日
