电气特性
表16.我
2
C输入时序SCL和SDA的规格（续）
NUM
I5
I6
I7
I8
I9
特征
I2C_SCL / I2C_SDA下降时间（V
IH
= 2.4 V到V
IL
= 0.5 V)
时钟高电平时间
数据建立时间
启动条件建立时间（重复启动条件只）
停止条件的建立时间
民
—
4
0
2
2
最大
1
—
—
—
—
单位
ms
t
CYC
ns
t
CYC
t
CYC
表17
列出规格为我
2
中所示的C输出时序参数
图16 。
表17.我
2
SCL和SDA的C输出时序规范
NUM
I1
1
I2
1
I3
2
I4
1
I5
3
I6
1
I7
1
I8
1
I9
1
1
特征
START条件保持时间
时钟低电平时间
I2C_SCL / I2C_SDA上升时间（V
IL
= 0.5 V到V
IH
= 2.4 V)
数据保持时间
I2C_SCL / I2C_SDA下降时间（V
IH
= 2.4 V到V
IL
= 0.5 V)
时钟高电平时间
数据建立时间
启动条件建立时间（重复启动条件只）
停止条件的建立时间
民
6
10
—
7
—
10
2
20
10
最大
—
—
—
—
3
—
—
—
—
单位
t
CYC
t
CYC
s
t
CYC
ns
t
CYC
t
CYC
t
CYC
t
CYC
2
3
输出数字取决于编入IFDR的价值;与最大编程的IFDR
频率（ IFDR = 0x20的）导致最小的输出定时，如图
表17 。
在我
2
C接口是
设计规模的实际数据转换时间将其移动到SCL低周期的中间。实际
位置受编入IFDR分频和分裂值;然而，这些数字
在给定的
表17
是最小值。
因为I2C_SCL和I2C_SDA是集电极开路型输出端，其中该处理器只能积极推动
低，时间I2C_SCL和I2C_SDA才能达到一个较高的水平取决于外部信号电容和
上拉电阻值。
在指定标称50 pF负载。
图16
示出了用于在所述值的定时
表17
和
表16 。
I5
I2
I2C_SCL
I1
I2C_SDA
I4
I7
I8
I9
I6
I3
图16.我
2
C输入/输出时序
MCF537x的ColdFire
微处理器数据手册，第3
飞思卡尔半导体公司
29
