位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第907页 > MPC5200CBV266 > MPC5200CBV266 PDF资料 > MPC5200CBV266 PDF资料2第20页
电气和热特性
3.3.5
3.3.5.1
符号
t
MEM_CLK
t
有效
t
HOLD
DM
有效
DM
HOLD
SDRAM
存储器接口时序标准SDRAM读命令
表18.标准SDRAM内存读时序
描述
MEM_CLK期
控制信号，地址和MBA后有效
MEM_CLK的上升沿
控制信号，地址和MBA后保持
MEM_CLK的上升沿
DQM后有效MEM_CLK的上升沿
上升Mem_clk边缘之后保持DQM
民
7.5
—
t
MEM_CLK
*0.5
—
t
MEM_CLK
*0.25-0.7
—
0.2
最大
—
t
MEM_CLK
*0.5+0.4
—
t
MEM_CLK
*0.25+0.4
—
0.3
—
单位
ns
ns
ns
ns
ns
ns
ns
SpecID
A5.1
A5.2
A5.3
A5.4
A5.5
A5.6
A5.7
数据
格局
MDQ设置为MEM_CLK的上升沿
数据
HOLD
后MEM_CLK的上升沿MDQ保持
MEM_CLK
t
有效
t
HOLD
控制信号的
活跃
NOP
读
NOP
DM
HOLD
NOP
NOP
NOP
NOP
DM
有效
DQM （数据模板）
数据
格局
数据
HOLD
MDQ （数据）
t
有效
t
HOLD
MA （地址）
t
有效
ROW
t
HOLD
COLUMN
工商管理硕士（银行选择）
注：控制信号由RAS，CAS ， MEM_WE ， MEM_CS ， MEM_CS1和CLK_EN
图5.时序图，标准SDRAM内存读时序
3.3.5.2
存储器接口时序标准SDRAM写命令
在标准SDRAM ，所有的信号都从内存控制器被激活的Mem_clk并抓获
在Mem_clk时钟在存储装置中。
MPC5200数据手册，第4
20
飞思卡尔半导体公司
