位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第907页 > MPC5200CBV266 > MPC5200CBV266 PDF资料 > MPC5200CBV266 PDF资料1第21页
电气和热特性
表19.标准SDRAM的写时序
符号
t
MEM_CLK
t
有效
t
HOLD
DM
有效
DM
HOLD
数据
有效
数据
HOLD
描述
MEM_CLK期
控制信号，地址和有效的工商管理硕士
后MEM_CLK的上升沿
控制信号，地址和MBA后保持
MEM_CLK的上升沿
DQM后有效MEM_CLK的上升沿
上升Mem_clk边缘之后保持DQM
MDQ后有效MEM_CLK的上升沿
后MEM_CLK的上升沿MDQ保持
民
7.5
—
t
MEM_CLK
*0.5
—
t
MEM_CLK
*0.25-0.7
—
t
MEM_CLK
*0.75-0.7
最大
—
t
MEM_CLK
*0.5+0.4
—
t
MEM_CLK
*0.25+0.4
—
t
MEM_CLK
*0.75+0.4
—
单位
ns
ns
ns
ns
ns
ns
ns
SpecID
A5.8
A5.9
A5.10
A5.11
A5.12
A5.13
A5.14
MEM_CLK
t
有效
t
HOLD
控制信号的
活跃
DM
有效
NOP
写
NOP
DM
HOLD
NOP
NOP
NOP
NOP
DQM （数据模板）
数据
有效
数据
HOLD
MDQ （数据）
t
有效
t
HOLD
MA （地址）
t
有效
ROW
t
HOLD
COLUMN
工商管理硕士（银行选择）
注：控制信号由RAS，CAS ， MEM_WE ， MEM_CS ， MEM_CS1和CLK_EN
图6.时序图，标准SDRAM存储器写时序
3.3.5.3
存储器接口时序DDR SDRAM读命令
SDRAM存储器控制器使用内部时钟歪斜读取DDR内存。该
可编程位在复位配置寄存器用来解释未知板的延迟是
清洁发展机制的模块。内部读时钟可以被延迟达3纳秒下在最恶劣的工作条件下
32递增95 PS （ 45 ps递增1.4纳秒下，最好的情况下操作条件）通过编程
清洁发展机制重新配置寄存器节拍延迟位。注：这些位在CDM复位配置
寄存器没有“重置配置” ，但有一个硬编码复位值
和
在操作过程中可写的。
MPC5200数据手册，第4
飞思卡尔半导体公司
21
