ZL50057/8
引脚说明（续）
ZL50057
包
坐标
(272-ball
PBGA ）
V10 ， Y9 ， W9 ，
V9 ， U9 ， Y8 ，
W8 ， V8 ， W7 ，
V7 ， U7 ， Y6 ，
W6 ，V6， Y5，
W5
B11
ZL50058
包
坐标
(256-ball
PBGA ）
M9, M8, M7,
M6 ， N9 ， N8 ，
N7 ， N6 ，P9，
P8, P7, P6,
R9, R8, R7,
R6
A8
数据表
引脚名称
描述
D0 - D15
数据总线0 - 15 （ 5 V容限输入/输出与
摆率控制） 。
这些销形成的16位数据总线
微处理器的端口。
D0 = LSB
CS
芯片选择（可承受5V电压输入） 。
通过使用低电平输入
所述微处理器，使所述微处理器的端口的访问。
注意，至少30 ns，必须分开
去断言DTA中（高）和CS的断言
和/或DS以启动下访问。
数据选通（ 5 V容限输入） 。
此低电平输入
作品结合的CS ，以使微处理器
读取和写入操作的端口。
需要注意的是最小的
30纳秒必须分开去断言DTA中（高）和
CS和/或DS的断言以启动下访问。
读/写（可承受5V电压输入） 。
此输入控制
期间处理的数据总线（D0 -D15 ）的方向
微处理器访问。
数据传输确认（可承受5V三态
输出）。
这个低电平有效的输出表示的数据总线
传输完成。一个上拉电阻需要持有
高的水平。
请注意，至少30 ns，必须分开
去断言的DTA的（高）和CS的断言
和/或DS以启动下访问。
器件复位（可承受5V电压输入，带内部上拉） 。
该输入（低电平有效）异步应用和复位
同步地释放复位到设备。在复位状态，
输出LSTo0-15和BSTo0-31设定为高或高
阻抗状态，取决于LORS的状态和
BORS外部控制引脚。的说法
RESET导致LCSTo0-1和BCSTo0-3引脚驱动
低（参照表2）。该引脚的说法也清除
该器件寄存器和内部计数器。
请参阅
8.3节的时序要求55页
关于该复位信号。
DS
A11
A6
读/写
C11
A7
DTA
A13
C10
RESET
C12
B11
18
卓联半导体公司
