ZL50057/8
引脚说明（续）
ZL50057
包
坐标
(272-ball
PBGA ）
K19
ZL50058
包
坐标
(256-ball
PBGA ）
D12
数据表
引脚名称
描述
LORS
本地输出复位状态（可承受5V电压输入，带内部
下拉） 。
当此输入为低时，该装置将与初始化
LSTo0-15输出驱动为高，而LCSTo0-1输出
驱动为低电平。下面的初始化过程中，局部流输出
总是活性和高阻抗状态，如果需要的话在
每个通道的基础上，可与外部缓冲器来实现
通过输出LCSTo0-1控制。
当此输入为高电平时，该设备将与初始化
在高阻抗和LCSTo0-1 LSTo0-15输出
输出驱动为低电平。下面的初始化过程中，局部流
输出可以被设定使用的活性或高阻抗
ODE
销或以每个通道为基础的
LE
在本地位
连接内存。
LSTo0-7
A17, A18,
A19 ， B18 ，
B19, B20,
C18, C19
B13, B14,
B15, B16,
C13, C14,
C15, C16
本地串行输出流0-7 （ 5 V容限
三态输出压摆率控制） 。
在当地的非32 Mbps模式下，这些引脚输出的串行TDM
数据流在数据速率：
16.384 Mbps的（含256个频道） ，
8.192 Mbps的（含128个频道） ，
4.096 Mbps的（ 64个频道） ，或
2.048 Mbps的（含32个频道） 。
的数据速率被独立地编程以用于每个输出
流。
在当地32 Mbps模式下，这些引脚输出的串行TDM数据
在一个固定的数据速率32.768 Mbps的数据流（ 512
每个流道） 。
指所描述
LORS
和
ODE
引脚
控制输出或高阻抗状态。
16
卓联半导体公司
