xr
2.0应用笔记
F
IGURE
16. T
YPICAL
C
IRCUIT
C
ONNECTIONS
XRD87L99
低功耗， 2 MSPS ， 10位，8通道MUX A / D转换器
修订版1.0.0
C1 = 4.7或10
？F的钽
C2 = 0.1
F芯片帽或低电感帽
R
T
=时钟传输线终端
+5 V
1第8
C1A ， C2A
AV
DD
< 100
AIN1 （基板）
卜FF器
电阻
隔离
50至100
AIN8
C1D ， C2D
DV
DD
OFW
A
IN
DB9 - DB0
XRD87L99
WR
CLK
OE
+
参考
电压
来源
-
C1
C2
C1
C2
C1
C2
V
REF （ + ）
3/4 R
1/4 R
V
REF （ - ）
V
REF1(-)
AGND
CLK
R
T
A2
A1
DGND
A0
下面的信息将在尽可能有效地利用
该XRD87L99的性能。
1.所有信号不应超过AV
DD
+ 0.5V或
AGND -0.5 V或DV
DD
+ 0.5V或DGND -0.5 V.
2.任何输入引脚，可以看到外面的一个值
绝对最大额定值（ AV
DD
或DV
DD
+0.5 V
或AGND -0.5 V）应该由二极管保护
夹（ HP5082-2835 ）从输入引脚连接到支持
层数。所有XRD87L99输入具有输入保护
二极管，将保护装置从短
供给范围之外瞬变。
3. PC板的设计会影响精度
的XRD87L99 。采用绕线是不推荐
谁料。
4.模拟输入信号（V
IN
）是相当敏感
并应正确布线和终止。它
应该从时钟和数字输出屏蔽
却将以便最小化交叉耦合和噪声
皮卡。
5.模拟输入应当由一个低驱动
阻抗（小于50
).
6.模拟和数字地平面应子
stantial和共同仅在一个点。该
地平面应作为挡箭牌寄生
而不是信号的返回路径。以降低噪声
水平，使用单独的低阻抗接地
路径。
DGND不应与其它共享
数字电路。
如果单独的低阻抗路径
不能提供， DGND应该连接
到AGND旁边XRD87L99 。
7.
DV
DD
不应与其他数字税务局局长共享
CUITRY
以避免由于数字转换错误
电源瞬变。 DV
DD
为XRD87L99应
被连接至AV
DD
旁边的XRD87L99 。
8. DV
DD
和AV
DD
里面的连接
XRD87L99 。 DGND和AGND连接
在内部。
9.每个电源和参考电压引脚
应该用陶瓷去耦（0.1
F）和
钽（ 10
F）的电容器尽可能靠近
装置成为可能。
10.数字输出应该不会开车长线。
电容耦合和反射将CON组
致敬噪声的转换。当驱动显示
坦载荷，缓冲剂应使用。 100
电阻
器串联在一些数字输出
应用减小数字输出中断
A的
IN
.
14
