特点
解码
- 注册文件访问
- 转发控制
- 部分指令解码
竣工
- 八条目完成缓冲器
- 指令跟踪和峰值完成每个周期两条指令
- 完成的程序顺序的指令，同时支持乱序指令执行，
完成序列化，并且所有的指令流的变化
共用32个GPR的整数运算定点单位（ FXUs ）
- 定点单元1 （ FXU1 ） -multiply ，隔膜，平移，旋转，算术，逻辑
- 定点单元2 （ FXU2 ） -Shift ，旋转，算术，逻辑
- 单周期运算，移位，旋转，逻辑
- 乘法和除法（多循环）
- 早出乘
三个阶段的浮点单元和32项FPR文件
- 支持IEEE标准754 单精度和双精度浮点运算
- 三个周期的延迟，一个周期的吞吐量（单或双精度）
- 对于除法硬件支持
- 对非规格化数硬件支持
- 时间确定性非IEEE模式
系统单元
- 执行CR逻辑指令及其他系统的说明
- 特殊寄存器传输指令
AltiVec技术部
- 全部128位数据通路
- 两个分派单元：矢量重排单元和矢量ALU单元。
- 包含它自己的32项， 128位的向量寄存器文件（ VRF）与6重命名
- 载体的ALU单元被进一步细分为载体的简单整数单元（ VSIU ） ，载体
复杂整数单元（ VCIU ）和向量浮点单元（ VFPU ） 。
- 完全流水线
加载/存储单元
- 单周期加载或存储高速缓存访问（字节，半字，字，双字）
- 1周期吞吐双循环加载延迟
- 有效地址生成
- 在失误（多优秀的失误）命中
- 在双字边界单周期对齐访问
- 对齐，零填充，符号扩展为整数寄存器文件
- 浮点内部格式转换（定位，归一化）
- 排序的加载/存储倍数和字符串操作
MPC7410 RISC微处理器硬件规格，版本6.1
4
飞思卡尔半导体公司
