功能说明
R
存储元件的功能
有三对中的每个IOB存储元件的一
对每一个三路。它可以配置
每个存储元件作为一个边沿触发的
D型触发器（ FD）或电平敏感的锁存器（ LD）。
此外，存储元件对在任一输出路径或
三态路径可与一种特殊的多用
多路复用器产生双倍数据速率（DDR ）的传输。
表4：
存储元件信号说明
存储
元素
信号
D
Q
CK
CE
SR
这是通过同步到取数据来完成
时钟信号的上升沿和将其转换为位同步
chronized关于上升沿和下降沿。该公
两个寄存器和多路转换器bination被称为
双数据率的D型触发器（ ODDR2 ） 。
表4
描述与stor-相关的信号路径
年龄因素。
描述
数据输入
数据输出
时钟输入
时钟使能输入
置位/复位输入
功能
在此输入数据被存储在CK的活性边缘和通过CE激活。对于锁
当输入使能操作，数据直接传递到输出Q.
此输出的数据反映了存储元件的状态。操作作为一个锁存器
在透明模式下，Q反映在D中的数据
数据被加载到该存储元件在该输入的有效边沿带CE的断言。
当断言，此输入使CK 。如果没有连接，CE默认的断言
状态。
该输入强制存储元件进入由SRHIGH / SRLOW指定的状态
属性。同步/异步属性设置确定是否SR输入
同步到时钟或没有。如果两个SR和REV是活跃的同时，该
存储元件获得的值为0 。
此输入在SR一起使用。它强制存储元件进入状态，相反的
从SR是什么呢。同步/异步属性设置确定是否反转
输入同步于时钟或没有。如果两个SR和REV是活跃的同时，
该存储元件得到的值为0 。
指令对CE输入的寄存器对三态
路径和ICE做了同样的寄存器对的
输入路径。
进入IOB的置位/复位（ SR ）线控制所有6
寄存器，是反转（ REV ）线。
除了在所描述的信号的极性控制
IOB
概述，
每个存储单元还支持了
控件描述
表5 。
转
反向输入
如图
图5中，
在两个输出端上的寄存器
和三态路径共享一个公共的时钟。该OTCLK1
时钟信号驱动的上寄存器的CK时钟输入
在输出和三态路径。同样， OTCLK2
驱动的CK输入端上的输出的低位寄存器
和三态路径。在上部和下部的寄存器
输入通道具有独立的时钟线： ICLK1和ICLK2 。
在OCE启用线控制上的CE输入端
输出路径上，下寄存器。同样， TCE CON-
表5：
存储元件选项
选择开关
FF /锁存
同步/异步
功能
特异性
独立为每个存储元件
独立为每个存储元件
边沿触发的触发器之间选择
或电平敏感锁存器
确定SR置位/复位控制是否
同步或异步
12
www.xilinx.com
DS312-2 （ V3.4 ） 2006年11月9日
产品speci fi cation
