功能说明
R
T
T1
D
CE
CK
SR
Q
TFF1
转
DDR
MUX
TCE
T2
D
CE
CK
SR
Q
TFF2
转
三态路径
V
CCO
O1
OTCLK1
D
CE
CK
SR
Q
OFF1
引体向上
转
DDR
MUX
ESD
I / O
针
OCE
O2
OTCLK2
D
CE
CK
SR
Q
OFF2
编程
梅布尔
产量
司机
上拉
下
ESD
转
管理人
LATCH
输出路径
可编程
延迟
可编程
延迟
D
CE
CK
SR
转
Q
IFF1
I
IQ1
IDDRIN1
IDDRIN2
ICLK1
ICE
IQ2
D
CE
ICLK2
SR
转
CK
SR
转
Q
IFF2
LVCMOS ， LVTTL ， PCI
单端标准
运用
VREF
V
REF
针
迪FF erential
标准
I / O引脚
从
邻
IOB
输入路径
DS312-2_19_110606
注意事项：
1.
2.
所有的IOB控制和输出信号路径有wihtin的IOB反相极性选项。
用虚线所示IDDRIN1 / IDDRIN2信号在差分对连接到相邻的IOB而已，并非对FPGA架构。
图5：
简体IOB图
10
www.xilinx.com
DS312-2 （ V3.4 ） 2006年11月9日
产品speci fi cation
