R
功能说明
中的延迟值被设置在所述硅一旦在组态
化时它们是不可修改的设备操作。
用于将输入延迟元件的主要用途是调整
输入延迟的路径，以确保不存在保持时间要求一
精神疾病使用输入触发器（多个）与全局时钟时。
默认值由赛灵思自动选择软
洁具工具作为值取决于器件尺寸和出特殊
触发器所在cific设备边缘。值集
由Xilinx ISE软件和输入产生的影响
定时所使用的报
时序分析器
工具。
如果在设计使用的时钟路径中的DCM中，然后将延迟
元件可以安全地设置为零，因为
延迟锁定环（ DLL ）
自动补偿
确保仍然没有输入的保持时间的要求。
异步和同步值可修改
田间，这是有用的，其中额外的延迟，需要的时钟
或数据输入，例如，在接口中的各类
内存。
IFD_DELAY_VALUE
同步
输入（ IQ1 ）
Q
同步
输入（ IQ2 ）
Q
输入延迟功能
每个IOB具有可编程延迟块任选
延迟为0的输入信号，以大约5.8纳秒。在
图6中，
该信号首先被延迟的初始延迟
为0或约1至3纳秒。该范围取决于
具体的Spartan- 3E FPGA阵列中使用。初始延迟
然后供给一个7抽头延迟线。此延迟线具有approx-
每个水龙头250 ps的，又有些建筑imate值
依赖。所有7个抽头经由多路复用器，用于提供
作为一个异步输入，直接使用到FPGA架构。
在这种方式中，延迟是可编程的，从0至约5.8纳秒中
250 ps的步骤。三七个水龙头也可
通过一个多路转换器的同步存储的D输入
元素。延迟插入到路径存储元素
精神疾病可以从0至约5.8毫微秒500 ps的步骤加以改变。该
首先，粗调延迟元件是通用的asynchro-
理性和同步路径，并且必须要么使用或
不用于这两个路径。
初始延迟
PAD
异步输入（I）
IBUF_DELAY_VALUE
DS312-2_18_102306
图6：
可编程固定输入延迟因素
DS312-2 （ V3.4 ） 2006年11月9日
产品speci fi cation
www.xilinx.com
11
