ADSP-21261
表30. SPI协议，从
参数
时序要求
t
SPICLKS
t
SPICHS
t
SPICLS
t
SDSCO
民
串行时钟周期
串行时钟高周期
串行时钟低电平时间
SPIDS断言，以第一SPICLK边缘
CPHASE = 0
CPHASE = 1
最后SPICLK边到SPIDS未断言CPHASE = 0
数据输入有效到SPICLK边沿（数据输入建立时间）
SPICLK最后采样边沿到数据输入无效
SPIDS无效置位脉冲宽度（ CPHASE = 0 ）
4 × t
CCLK
2 × t
CCLK
– 2
2 × t
CCLK
– 2
2 × t
CCLK
+ 1
2 × t
CCLK
+ 1
2 × t
CCLK
2
2
2 × t
CCLK
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
HDS
t
SSPIDS
t
HSPIDS
t
SDPPW
开关特性
t
DSOE
SPIDS有效到数据输出有效
t
DSDHI
SPIDS无效到数据高阻抗
t
DDSPIDS
SPICLK边沿到数据输出有效（数据输出延迟时间）
t
HDSPIDS
SPICLK边沿到数据输出无效（数据输出保持时间）
t
DSOV
SPIDS断言到数据输出有效（ CPHASE = 0 ）
0
0
2 × t
CCLK
– 2
5
5
7.5
5 × t
CCLK
+ 2
ns
ns
ns
ns
ns
的spid
（输入）
t
S·P IC H S测定
SPICLK
（CP = 0）
（输入）
t
SPICLS
t
SPICL KS
t
HDS
t
SDPPW
t
SDSCO
SPICLK
（CP = 1）
（输入）
t
SPICLS
t
SPICHS
t
DSOE
t
DDSPIDS
t
DDSPIDS
最高位
最低位
t
DSDHI
t
HDSPIDS
MISO
（输出）
CPHASE = 1
MOSI
（输入）
t
HSPIDS
t
SSPIDS
MSB VALID
t
SSPIDS
LSB VALID
t
DSOV
t
S 0 ê
MISO
（输出）
CPHASE = 0
MOSI
（输入）
最高位
t
DDSPIDS
t
HDSPIDS
t
DSDHI
最低位
t
SSPIDS
MSB VALID
LSB VALID
t
HSPIDS
图26. SPI协议，从
第0版|
分页： 44 35 | 2006年3月
