ADSP-21261
时钟输入
SEE
表10
和
图7 。
表10.时钟输入
参数
时序要求
t
CK
CLKIN周期
t
CKL
CLKIN宽度低
CLKIN宽高
t
长实
t
CKRF
CLKIN上升/下降（ 0.4 V- 2.0 V）
t
CCLK
CCLK周期
3
1
2
民
20
1
7.5
1
7.5
1
6.66
最大
160
2
80
2
80
2
3
10
单位
ns
ns
ns
ns
ns
仅适用于CLKCFG1
–
0 = 00和默认值在PMCTL PLL控制位。
仅适用于CLKCFG1
–
0 = 01和默认值在PMCTL PLL控制位。
3
在PMCTL寄存器PLL控制位的任何变化都必须满足核心时钟时序规格吨
CCLK
.
t
CK
CLKIN
t
长实
t
CKL
图7.时钟输入
时钟信号
在ADSP- 21261可以使用外部时钟或晶振。看
CLKIN引脚说明。程序员可以配置
ADSP- 21261通过连接到使用它的内部时钟发生器
必要的组件CLKIN和XTAL 。
图8
节目
用于在乐趣结晶操作该组件的连接
damental模式。注意， 150 MHz的时钟速率来实现
采用9.375 MHz晶体和锁相环（PLL）乘法器比例16 ： 1
（ CCLK ： CLKIN ） 。
CLKIN
1M
XTAL
C1
X1
C2
注： C 1和C 2是特定于晶体指明的X1 。
联系方式水晶制造商联系。水晶
选择必须符合CLKCFG1-0 = 10 OR = 01 。
图8. 150 MHz的操作与9.375兆赫
基本模式晶体
第0版|
分页： 44 19 | 2006年3月
