位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第733页 > HYS72T32000HU-2.5-A > HYS72T32000HU-2.5-A PDF资料 > HYS72T32000HU-2.5-A PDF资料1第27页
互联网数据表
HYS[64/72]T[16/32/64]0xxHU–[2.5/../5]–A
无缓冲DDR2 SDRAM模组
表18
DRAM组件时序参数速率等级 - DDR2-533
参数
符号
DDR2–533
分钟。
从CK / CK DQ输出访问时间
CAS A到CAS B指令周期
CK，CK的高电平宽度
CKE最小高电平和低电平脉宽
CK，CK的低电平宽度
自动预充电写恢复+预充电
时间
最短时间时钟CKE后保持打开
异步降到低
DQ和DM输入保持时间（差分数据
频闪）
马克斯。
+500
—
0.55
—
0.55
—
—
—
—
—
+450
—
300
+ 0.25
—
—
—
—
ps
单位
记
1)2)3)4)5)
6)7)
t
AC
t
CCD
t
CH
t
CKE
t
CL
t
DAL
t
延迟
t
DH
（基峰）
–500
2
0.45
3
0.45
WR +
t
RP
t
CK
t
CK
t
CK
t
CK
t
CK
ns
ps
ps
8)18)
t
IS
+
t
CK
+
t
IH
225
–25
0.35
–450
0.35
—
– 0.25
100
–25
0.2
0.2
分钟。 （
t
CL ，
t
CH
)
—
375
0.6
250
2
×
t
ac.min
9)
10)
DQ和DM输入保持时间（单端数据
t
DH1
（基峰）
频闪）
DQ和DM输入脉冲宽度（每个输入）
从CK / CK DQS输出访问时间
DQS输入低（高）脉冲宽度（写周期）
DQS -DQ歪斜（对于DQS &联系DQ
信号）
写命令第一DQS闭锁过渡
DQ和DM输入建立时间（差分数据
频闪）
11)
t
DIPW
t
DQSCK
t
DQSL ，H
t
DQSQ
t
DQSS
t
DS
（基峰）
t
CK
ps
t
CK
ps
11)
t
CK
ps
ps
11)
DQ和DM输入建立时间（单端数据
t
DS1
（基峰）
频闪）
DQS下降沿持有CK时间（写
循环）
时钟半周期
从CK / CK数据输出高阻抗的时间
地址和控制输入保持时间
地址和控制输入脉冲宽度
（每个输入）
地址和控制输入建立时间
从CK / CK DQ低阻抗时间
从CK / CK DQS低阻抗
模式寄存器设置命令周期时间
OCD驱动模式输出延迟
从DQS数据输出保持时间
数据保持倾斜因子
11)
t
DSH
t
CK
t
CK
—
12)
13)
11)
DQS下降沿到CK建立时间（写周期）
t
DSS
t
HP
t
HZ
t
IH
（基峰）
t
IPW
t
IS
（基峰）
t
LZ （DQ）
t
LZ （ DQS ）
t
MRD
t
OIT
t
QH
t
QHS
t
AC.MAX
—
—
—
ps
ps
t
CK
ps
ps
ps
11)
14)
14)
t
ac.min
2
0
t
AC.MAX
t
AC.MAX
—
12
—
400
t
CK
ns
—
ps
t
HP
–
t
QHS
—
牧师1.41 ， 2006-11
03062006-0GN5-WTPW
27
