集成
电路
系统公司
ICS8432-101
700MH
Z
,
D
。微分
-
TO
-3.3V LVPECL F
Characteristic低频
S
YNTHESIZER
F
EATURES
双路3.3V的差分LVPECL输出
选择CLK ， NCLK或LVCMOS / LVTTL TEST_CLK
TEST_CLK可以接受以下的输入电平：
LVCMOS或LVTTL
CLK ， NCLK对可以接受以下差异
输入电平： LVPECL ， LVDS ， LVHSTL ， SSTL ， HCSL
CLK ， NCLK或TEST_CLK最大输入频率： 40MHz的
输出频率范围： 25MHz的到700MHz的
VCO范围： 250MHz的700MHz的到
在接受CLK输入任何单端输入信号
与NCLK输入电阻偏置
并行接口进行编程计数器
和输出分频器
周期抖动均方根值： 5马力（最大）
周期到周期抖动：为25ps （最大）
3.3V电源电压
0 ° C至70 ° C的环境工作温度
无铅封装，完全符合RoHS标准
G
ENERAL
D
ESCRIPTION
该ICS8432-101是一个通用的，双输出
把差分至3.3V LVPECL高频
HiPerClockS
合成器和HiPerClockS的成员
家族高性能时钟解决方案
ICS 。该ICS8432-101具有可选
TEST_CLK或CLK ， NCLK输入。该TEST_CLK输入
接受LVCMOS或LVTTL输入电平并将其转换
到3.3V LVPECL级别。在CLK ， NCLK对可以接受的最
标准的差分输入级。 VCO的工作在
频率范围为250MHz到700MHz的的。 VCO频率
被编程的步骤等于输入的值differ-
无穷区间或单端参考频率。该VCO和
输出频率可以通过串行编程或
并行接口的配置逻辑。低相
该ICS8432-101的噪声特性使其成为理想的
时钟源，千兆以太网和SONET应用。
ICS
B
LOCK
D
IAGRAM
VCO_SEL
CLK_SEL
TEST_CLK
CLK
NCLK
0
P
IN
A
SSIGNMENT
VCO_SEL
nP_LOAD
NCLK
M4
M3
M2
M1
M0
32 31 30 29 28 27 26 25
1
M5
M6
M7
M8
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
TEST
V
CC
FOUT1
nFOUT1
V
CCO
FOUT0
nFOUT0
V
EE
24
23
22
CLK
TEST_CLK
CLK_SEL
V
CCA
S_LOAD
S-DATA
S_CLOCK
MR
PLL
相位检测器
MR
÷
M
VCO
0
1
÷
1
÷
2
÷
4
÷
8
FOUT0
nFOUT0
FOUT1
nFOUT1
N0
N1
nc
V
EE
ICS8432-101
21
20
19
18
17
S_LOAD
S-DATA
S_CLOCK
nP_LOAD
M0:M8
N0:N1
CON组fi guration
接口
逻辑
TEST
32引脚LQFP
采用7mm x 7mm X 1.4毫米包体
Y封装
顶视图
8432DY-101
www.icst.com/products/hiperclocks.html
1
REV 。 B 2005年6月1日
