位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第676页 > IDT72255LA10PFGI > IDT72255LA10PFGI PDF资料 > IDT72255LA10PFGI PDF资料1第23页
IDT72255LA / 72265LA CMOS SuperSync FIFO
8,192 ×18和16,384 ×18
t
CLKH
t
CLKL
商业和工业
温度范围
WCLK
t
ENS
t
ENH
FIFO中的n个字
(2),
N + 1字FIFO
(3)
t
SKEW2 （4）
t
PAE
2
t
ENS
N + 1字FIFO
(2),
N + 2字FIFO
(3)
FIFO中的n个字
(2),
N + 1字FIFO
(3)
t
PAE
1
2
RCLK
1
t
ENH
4670 DRW 20
注意事项：
1. n =
PAE
抵消。
2.对于IDT标准模式
3.对于FWFT模式。
4. t
SKEW2
是一个上升缘WCLK和RCLK上升边缘，以保证之间的最小时间
PAE
将变为高电平（后1 RCLK周期加吨
PAE
） 。如果间隔时间
WCLK的上升沿和RCLK的上升沿小于吨
SKEW2
，则
PAE
取消断言可能会延迟一个额外的RCLK周期。
5.
PAE
被确认和更新在WCLK唯一的上升沿。
图17.可编程几乎空标志时序（ IDT标准和FWFT模式）
t
CLKH
WCLK
t
CLKL
t
ENH
t
ENS
t
HF
D / 2字
FIFO
(1)
,
D / 2 + 1个字在FIFO中
(1)
,
[
RCLK
+1
]
在FIFO中字
(2)
[
+ 2字FIFO
(2)
]
D / 2字FIFO
(1)
,
[
+1
]
在FIFO中字
(2)
t
HF
t
ENS
4670 DRW 21
注意事项：
1.对于IDT标准模式：D =最大FIFO深度。 D = 8,192为IDT72255LA和16,384的IDT72265LA 。
2.对于FWFT模式：D =最大FIFO深度。 D = 8193的IDT72255LA和16385的IDT72265LA 。
图18.半满标志时序（ IDT标准和FWFT模式）
23
2005年10月17日
