位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第940页 > IDT72255LA10PFG > IDT72255LA10PFG PDF资料 > IDT72255LA10PFG PDF资料1第19页
WCLK
2
t
SKEW2
(2)
t
ENS
t
ENH
1
(1)
t
SKEW1
t
DS
t
DH
D
0
- D
17
W
D
RCLK
1
t
ENS
t
ENS
t
OHZ
t
A
t
A
W
3
W
[D-n-1]
W
[D- N]
W
[D-1]
W
m+2
W
[m+3]
W
[m+4]
W
[
D-1
W
[D-n+1]
W
[D-n+2]
W
2
t
A
t
A
t
A
t
OE
t
A
Q
0
- Q
17
W
1
W
1
]
W
[
D-1
]
W
D
t
REF
IDT72255LA / 72265LA CMOS SuperSync FIFO
8,192 ×18和16,384 ×18
t
PAE
t
HF
19
t
PAF
t
WFF
t
WFF
4670 DRW 13
注意事项：
1. t
SKEW1
是一个上升RCLK边缘与上升WCLK边缘，以保证之间的最小时间
IR
后1 WCLK周期加T将变低
WFF
。如果RCLK的上升沿和WCLK的上升沿之间的时间
小于吨
SKEW1
，则
IR
断言可能会延迟一个额外的WCLK周期。
2. t
SKEW2
是一个上升RCLK边缘与上升WCLK边缘，以保证之间的最小时间
PAF
会后1 WCLK周期加T高
PAF
。如果RCLK的上升沿和WCLK的上升沿之间的时间
小于吨
SKEW2
，则
PAF
取消断言可能会延迟一个额外的WCLK周期。
3.
LD
=高
4. n =
PAE
偏移时，m =
PAF
偏移和D =最大FIFO深度。
5. D = 8193的IDT72255LA和16385的IDT72265LA 。
商业和工业
温度范围
2005年10月17日
图10.读时序（第一个字告吹模式）
