位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第940页 > IDT72255LA10PFG > IDT72255LA10PFG PDF资料 > IDT72255LA10PFG PDF资料1第22页
IDT72255LA / 72265LA CMOS SuperSync FIFO
8,192 ×18和16,384 ×18
t
CLK
t
CLKL
商业和工业
温度范围
t
CLKH
WCLK
t
LDS
t
LDH
t
LDH
t
ENS
t
ENH
t
ENH
t
DS
t
DH
PAE
OFFSET
PAF
OFFSET
t
DH
D
0
- D
15
4670 DRW 17
可编程标志寄存器（ IDT标准和FWFT模式）图14.并行加载
t
CLK
t
CLKH
t
CLKL
RCLK
t
LDS
t
LDH
t
LDH
t
ENS
t
ENH
t
ENH
t
A
t
A
PAE
OFFSET
PAF
OFFSET
4670 DRW 18
Q
0
- Q
15
注意：
1.
OE
= LOW
数据输出
注册
图15.可编程标志寄存器并行读取（ IDT标准和FWFT模式）
t
CLKH
t
CLKL
1
t
ENS
t
ENH
2
1
2
WCLK
t
PAF
- 在FIFO （M + 1 ）的话
(2)
t
SKEW2
(3)
- FIFO中的m个字
(2)
t
PAF
D-第（m + 1）的话
在FIFO
(2)
RCLK
t
ENS
t
ENH
4670 DRW 19
注意事项：
1. m =
PAF
抵消。
2， D =最大的FIFO深度。
在IDT标准模式： D = 8192的IDT72255LA和16,384的IDT72265LA 。
在FWFT模式： D = 8193的IDT72255LA和16385的IDT72265LA 。
3. t
SKEW2
是一个上升RCLK边缘与上升WCLK边缘，以保证之间的最小时间
PAF
将变为高电平（后1 WCLK周期加吨
PAF
） 。如果之间的时间
上升RCLK的边缘和WCLK的上升沿小于吨
SKEW2
，则
PAF
的无效时间可能会延迟一个额外的WCLK周期。
4.
PAF
被确认和更新在WCLK唯一的上升沿。
图16.可编程几乎满标志时序（ IDT标准和FWFT模式）
22
2005年10月17日
