IDT72V3612 3.3V ， CMOS SyncBiFIFO
TM
64 x 36 x 2
商业级温度范围
t
CLK
t
CLKH
t
CLKL
CLKB
CSB
低
W / RB高
MBB
t
ENS3
t
ENS2
t
ENH3
t
ENH2
ENB
FFB
B0 - B35
高
t
DS
W1
t
SKEW1
CLKA
全民教育
CSA
W / RA
工商管理硕士
ENA
t
A
A0 -A35
W1
4659 DRW 11
(1)
t
DH
t
CLK
t
CLKH
t
CLKL
1
2
t
REF
t
REF
FIFO2空
低
低
低
t
ENS2
t
ENH2
注意：
1. t
SKEW1
是上升CLKB优势和上升CLKA边缘的之间的最小时间
全民教育
变为高电平，在未来CLKA周期。如果上升CLKB边缘之间的时间
上升CLKA边缘小于吨
SKEW1
中，然后在过渡
全民教育
比显示高，可能会出现1 CLKA周期的后期。
网络连接gure 8 。
全民教育
标志时序和第一数据读取时FIFO2是空的
17
