位置：首页 > IC型号导航 > 首字符W型号页 > 首字符W的型号第113页 > WEDPN4M64V-100BC > WEDPN4M64V-100BC PDF资料 > WEDPN4M64V-100BC PDF资料1第4页
怀特电子设计
所有输入和输出都是LVTTL兼容。 SDRAM的报价
在DRAM经营业绩取得重大进展，
包括能够同步地以高的数据脉冲串的数据
率自动列地址生成，能够
为了隐藏内部预充电银行之间的交错
时间和能力来随意改变地址栏
关于在一个脉冲串存取的每个时钟周期。
WEDPN4M64V-XBX
注册德网络nition
模式寄存器
该模式寄存器用来对网络NE的特定连接的C模式
的SDRAM的操作。这种去连接nition包括
选择素 - 灰一个突发长度，突发类型， CAS延迟时间，一个
如图操作方式和写脉冲串模式下，
2.模式寄存器通过负载模式编程
寄存器命令，并会保留存储的信息
直到它被重新编程或设备断电。
模式寄存器的位M0 -M2指定突发长度， M3
特定网络连接的ES脉冲串的类型（顺序或交织） ，M4 M6
指定CAS延迟， M7和M8指定经营
模式下， M9特定网络上课的写突发模式， M10和
M11是为将来使用而保留的。
当所有银行都可以通过模式寄存器必须加载
空闲，并且控制器必须等待的特定网络连接编辑时间之前
发起的后续操作。违反任一这些
要求将导致unspeci网络编辑操作。
功能说明
读取和写入访问到SDRAM是突发式;
存取开始在一个选定的位置，并继续进行
在编程位置的设定的号码
序列。访问开始时的注册
ACTIVE命令，然后接着是读或
写命令。地址位重合注册
与ACTIVE命令用于选择银行
和被访问的行（ BA0和BA1选择银行，
A0-11选择行） 。注册地址位（ A0-7 ）
一致的READ或WRITE命令用于
选择突发存取的起始列位置。
之前的正常运行中，SDRAM必须被初始化。
以下各节提供详细信息
包括设备初始化，注册德网络定义，命令
描述和设备操作。
突发长度
读取和写入访问到SDRAM中被爆为导向，
与脉冲串长度是可编程的，如图
在图2中脉冲串长度决定的最大
柱的位置的数目可以为一个被访问
给读或写命令。的脉冲串长度的1 ，2，4
或8位置可用于这两个顺序和
交错突发类型，以及一个全页突发可用
对于连续型。整版脉冲串被使用于
与BURST TERMINATE一道命令
产生任意的突发长度。
保留国家不应该使用，因为未知的操作
或不符合将来的版本可能会导致。
当发出一个读或写命令，块
列等于脉冲串长度被有效地选择。所有
存取对于突发发生此块中，这意味着
该会爆裂块内包装，如果边界
抵达。该块由A1-7唯一地选择当
突发长度被设置为2 ;通过A2-7当突发长度被设定
四;并通过A3-7当突发长度设置为8 。该
剩下的（至少显着的）地址位（s）是（是）用于
选择在块内的起始位置。整版连发
在页面内包裹如果边界为止。
初始化
SDRAM的必须启动并在prede网络斯内德初始化
方式。比那些特定网络编辑等业务程序
可能会造成理解过程把网络斯内德操作。一旦通电
到V
CC
和V
CCQ
（同时）和时钟稳定
（稳定的时钟是德网络定义为内部定时信号自行车
限制特定网络版的时钟引脚） ， SDRAM的要求
一个100μs的延迟之前发放比其他任何命令
COMMAND INHIBIT或NOP 。在一些点开始
这100μS周期和持续至少通过端
这期间，命令抑制或NOP命令
应适用。
一旦100μs的延迟已经SATIS网络版，至少
一个命令抑制或NOP命令已
施加一个预充电命令应该被应用。所有
银行必须进行预充电，从而将器件置于
在所有银行闲置状态。
一旦处于空闲状态时， 2自动刷新周期必须
进行。在汽车后刷新周期完成后，
SDRAM的准备模式寄存器编程。因为
模式寄存器处于未知状态加电，它应该
之前，应用任何作战指挥被加载。
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2005年1月
启8
4
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
