位置：首页 > IC型号导航 > 首字符W型号页 > 首字符W的型号第113页 > WEDPN4M64V-100BC > WEDPN4M64V-100BC PDF资料 > WEDPN4M64V-100BC PDF资料1第1页
怀特电子设计
4Mx64同步DRAM
特点
高频= 100 ， 125 ， 133MHz的
包装：
219塑料球栅阵列（ PBGA ） ， 21× 21毫米
单3.3V ± 0.3V电源
完全同步;所有注册的积极信号
系统时钟周期的边缘
内部流水线操作;列地址可以是
改变了每个时钟周期
内部银行隐藏行存取/预充电
可编程突发长度为1,2,4,8或整页
4096刷新周期
商用，工业和军用温度
范围
组织为4M ×64
用户刀豆网络可配置为2x4Mx32或4x4Mx16
重量： WEDPN4M64V - XBX - 2克典型
WEDPN4M64V-XBX
概述
在32MByte （256 ） SDRAM是高速CMOS ，
动态随机存取，内存使用4个芯片包含
67,108,864位。每个芯片内部CON连接gured作为
四银行的DRAM ，具有同步接口。每个
芯片的16777216位银行的组织结构4096行通过
256列16位。
读取和写入访问到SDRAM是突发式;
存取开始在一个选定的位置，并继续进行
在编程位置的设定的号码
序列。访问开始与Active注册
命令，然后接着读或写
命令。地址位注册暗合了
ACTIVE命令用于选择银行和行
被访问（ BA0 ， BA1选择银行; A0-11选择
行） 。注册暗合了读取的地址位
或写命令被用来选择起始列
地点为突发访问。
在SDRAM提供了可编程的读或写
的1，2， 4或8的位置，或在整页的突发长度，以
一阵终止选项。自动预充电功能
可被使能，以提供一个自定时行预充电该
开始在脉冲串序列的末端。
256MB的SDRAM采用内部管线架构
实现高速操作。这个体系结构是兼容
与预取结构的2n个规则，但它也可以
列地址可以在每个时钟周期变更为
实现了高速的，完全的随机访问。预充电1
银行在访问其他三家银行将隐藏的一个
在预充电周期，并提供无缝的，高速的，
随机存取操作。
256MB的SDRAM设计为3.3V操作，低
断电记忆系统。提供了一种自动刷新模式中，
随着节电，省电模式。
好处
58 ％的空间节省
减少了部件数量
减少布线长度，以更低的寄生
电容
层压板插最佳匹配TCE
适用于喜可靠性的应用
可升级至8M ×64 （联系工厂
可用性）
*本产品如有变更，恕不另行通知。
分立方案
11.9
实际尺寸
21
22.3
54
TSOP
54
TSOP
54
TSOP
54
TSOP
WEDPN4M64V-XBX
21
S
A
V
I
N
G
S
58%
区域
4× 265毫米
2
= 1061mm
2
441mm
2
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2005年1月
启8
1
怀特电子设计公司 （ 602 ） 437-1520 www.wedc.com
