32兆位并行的SuperFlash + 4/8 Mbit的PSRAM ComboMemory
SST34HF3244 / SST34HF3282 / SST34HF3284
数据表
触发位（ DQ
6
和DQ
2
)
在内部编程或擦除操作，有关的任何
secutive尝试读出的DQ
6
将产生交变'1'
和'0' ，即0. 1至切换当内部
编程或擦除操作完成后， DQ
6
位会
停止切换。该设备然后准备下一次操作
化。切换位之后的第四个上升沿有效
WE＃ （或BEF ＃）脉冲的程序操作。对于扇区，
块擦除或全片擦除，翻转位（ DQ
6
）是后的有效
第六WE ＃ （或BEF ＃ ）脉冲的上升沿。 DQ
6
将被设置为
“ 1 ” ，如果读操作试图对擦除可持
挂起的扇区/块。如果在开始编程操作
在没有选择的扇区/块擦除暂停模式时， DQ
6
将
切换。
另外一个触发位可在DQ
2
，它可以是
与DQ配合使用
6
检查是否一个特定的
部门正在积极擦除或擦除暂停。表1
显示详细的状态位信息。切换位（ DQ
2
)
为有效后，最后WE＃上升沿（或BEF ＃ ）
脉冲写入操作。图11给出了翻转位时序
荷兰国际集团图，图23为一个流程图。
表1 ：写操作状态
状态
正常
标准
操作计划
标准
抹去
使用擦除
暂停
模式
从阅读
抹去
暂停
扇区/块
从阅读
非擦除
暂停
扇区/块
节目
DQ
7
DQ7#
0
1
DQ
6
切换
切换
1
DQ
2
无切换
切换
切换
RY / BY ＃
0
0
1
数据保护
该SST34HF32xx同时提供硬件和软件
功能，以防止非易失性数据免受意外写操作。
硬件数据保护
噪声/毛刺保护： WE＃小于或BEF ＃脉
5纳秒不会启动写周期。
V
DD
上电/掉电检测：写操作
抑制当V
DD
小于1.5V 。
写禁止模式：强制OE ＃低， BEF ＃高或WE＃
高会抑制写操作。这可以防止不经意
在上电或掉电ENT写道。
硬件块保护
该SST34HF32xx提供硬件块保护
它保护最外层的8K字/ 16 K字节的银行1 。
当WP ＃为低的块保护。当WP ＃
保持为低，一个块擦除命令被发布到
受保护的块时，在最外层的8K字/ 16的数据
KB区域将受到保护。该块的其余部分将是
删除。请参阅表3块保护的位置。
用户可以通过驱动WP ＃高禁用块保护
因此允许擦除或数据的程序进入保护
部门。 WP ＃之前，必须发出写高举
指挥和保持稳定，直到整个写入后
操作已完成。如果WP ＃悬空，它是跨
应受举行，通过上拉电阻高，引导块
未受保护，使编程和擦除操作的
该块。
数据
数据
数据
1
硬件复位（ RST ＃ ）
DQ7#
切换
无切换
0
T1.1 1335
注意：
DQ
7,
DQ
6,
和DQ
2
阅读时需要一个有效的地址
状态信息。该地址必须是在银行那里
该操作正在进行中，以读出的动作台站
土族。如果该地址指向一个不同的银行（不忙）
该器件将输出数组数据。
在RST ＃引脚提供了复位的硬件方法
设备读取阵列的数据。当RST ＃引脚保持低电平
对于至少吨
RP ，
任何正在进行的操作将终止，而
返回到读取模式（参见图19） 。如果没有内部
编程/擦除操作过程中，一个最小周期
的t
RHR
后RST ＃之前需要一个有效的驱动为高电平
阅读可以发生（参见图18） 。
已中断的擦除操作必须是
该设备后，重新开始恢复正常工作模式
以确保数据的完整性。参见图18和图19为计时
图。
2006硅存储技术公司
S71335-00-000
8/06
5
