32兆位并行的SuperFlash + 4/8 Mbit的PSRAM ComboMemory
SST34HF3244 / SST34HF3282 / SST34HF3284
数据表
编程操作的完成。为了防止inad-
vertent闪存写入时， SST34HF32xx设备包含导通
片上硬件和软件数据保护方案。
闪存和PSRAM作为两个独立的MEM
ORY银行与各银行的使能信号。该MEM-
储器组选择由两个银行的使能信号完成的。该
PSRAM银行的使能信号， BES1 ＃和BES2 ，选择
PSRAM银行。闪速存储器组使能信号，
BEF ＃ ，必须与软件数据保护（ SDP）的使用
控制擦除和亲时，命令序列
克操作在闪速存储器区块。内存
银行被叠加在相同的存储器地址
空间，它们共享公共地址线，数据线，
WE＃和OE ＃这将功耗降至最低，并
区。
设计，制造和测试应用程序的要求还
荷兰国际集团的低功耗和小尺寸，将SST34HF32xx是
提供商业和扩展温度范围和
小尺寸封装，以满足电路板空间限制
要求。参见图2和图3的引脚分配。
并行读/写操作
SST34HF32xx设备的双重银行体系结构允许
在并行读/写操作，从而用户
从一个银行正在编程或擦除的可以读
其他银行。该操作时，可以使用该用户
需要读取系统代码在一家银行，同时更新
在其他银行的数据。请参阅表3为双存储库内存
组织。
C
成为当前
R
EAD
/W
RITE
S
大老
FL灰
银行1
读
写
写
无操作
写
无操作
2银行
写
读
无操作
写
无操作
写
PSRAM
无操作
无操作
读
读
写
写
设备操作
该SST34HF32xx使用BES1 ＃ ， BES2和BEF ＃为CON组
无论是闪存或PSRAM存储器的控制操作
银行。当BEF ＃为低电平时，闪光灯银行为激活
读取，编程或擦除操作。当BES1 ＃为低电平，
和BES2高的PSRAM针对阅读和激活
写操作。 BEF ＃和BES1 ＃不能在低的水平，
和BES2不能处于高电平的同时。
如果所有的
银行的使能信号有效，总线争用会
导致与该设备可能遭受永久性损坏。
所有地址，数据和控制线通过快速共享和
PSRAM存储体，最大限度地减少电力消耗
化和加载。该器件进入待机状态时， BEF ＃
和BES1 ＃银行能够提高到V
IHC
（逻辑高电平）或
当BEF ＃为高电平并且BES2低。
注意：
此表的目的，写入装置执行
块级/扇区擦除或编程操作
作为适用于相应的存储区。
Flash读操作
该SST34HF32xx的读操作是由控制
BEF ＃和OE ＃ ，既要低，以便系统
获得的输出数据。 BEF ＃用于器件
选择。当BEF ＃为高电平时，芯片被取消选中，
只有待机功耗。 OE＃为输出控制
并用于从所述门控输出引脚的数据。数据总线
处于高阻抗状态时，无论BEF ＃或OE ＃为
高。参阅图7，读周期时序图，对
进一步的细节。
2006硅存储技术公司
S71335-00-000
8/06
2
