32兆位并行的SuperFlash + 4/8 Mbit的PSRAM ComboMemory
SST34HF3244 / SST34HF3282 / SST34HF3284
数据表
Flash写操作状态检测
该SST34HF32xx提供一个硬件和两个软
器装置，用于检测在完成写的（节目
或擦除）循环中，为了优化系统写
周期时间。硬件检测使用就绪/
忙＃ （ RY / BY ＃ ）引脚。该软件的检测包括两个
状态位：数据＃查询（ DQ
7
），并触发位（ DQ
6
).
写操作结束检测模式的利培后启用
的WE＃的边沿，启动内部程序或
擦除操作。
非易失性写操作的实际完成是asynchro-
知性与系统;因此，无论是就绪/忙＃ （ RY /
BY ＃ ） ，数据＃投票（ DQ
7
）或翻转位（ DQ
6
）读取可能
同时在写周期完成的。如果这
发生时，该系统可能得到一个错误的结果，
即有效数据可能会与DQ发生冲突
7
or
DQ
6
。为了防止杂散抑制，如果错误
结果时，软件程序应包括循环
读出的访问单元2 （2）倍。如果
两个读数都是有效的，则该设备已完成
写周期，否则拒绝是有效的。
字节/字（ CIOF ）
该装置包括一个CIOF销，用于控制是否将
设备数据I / O引脚均x8或x16 。如果CIOF销是在
逻辑“1” （Ⅴ
IH
）该装置是在x16的数据结构：所有
数据I / 0引脚DQ
0
-DQ
15
活跃和BEF ＃控制
和OE ＃ 。
如果CIOF销是在逻辑“ 0”时，该装置是在x8的数据config-
uration ：唯一的数据I / O引脚DQ
0
-DQ
7
活跃和反对
通过BEF ＃和OE ＃控制。引脚DQ剩余的数据
8
-
DQ
14
处于高阻，而引脚DQ
15
被用作地址
输入A
-1
用于地址总线的最低有效位。
闪存数据＃投票（ DQ
7
)
当设备处于内部程序运行过程中，
试图读取DQ
7
将产生的补
真正的数据。一旦程序操作完成后， DQ
7
将产生真正的数据。在内部擦除操作，任何
试图读取DQ
7
会产生一个'0'。一旦内部
擦除操作完成时， DQ的
7
将产生一个'1'。该
之后的第4个WE ＃上升沿数据＃投票是有效的（或
BEF ＃ ）脉冲编程操作。对于扇区，块，或
芯片擦除，数据＃查询后上升沿有效
第六WE ＃ （或BEF ＃）脉冲。参见图10为数据＃ Poll-
ING （ DQ
7
）的时序图和图23为一个流程图。
就绪/忙＃ （ RY / BY ＃ ）
该SST34HF32xx包括就绪/忙＃ （ RY / BY ＃ ）输出
把信号。 RY / BY ＃是漏极开路输出引脚， indi-
盖茨的擦除或编程操作是否
进展情况。由于RY / BY ＃是漏极开路输出，它允许
几个设备并行地连接到V
DD
通过外部
上拉电阻。之后的最终WE＃脉冲的上升沿
在命令序列中， RY / BY ＃状态有效。
当RY / BY＃正在积极拉低时，表示一个
擦除或编程操作正在进行中。当RY / BY ＃
是高（就绪） ，该设备可以被读出或在待机
模式。
2006硅存储技术公司
S71335-00-000
8/06
4
