SN65LV1023A
SN65LV1224B
SLLS621C - 2004年9月 - 修订2006年2月
www.ti.com
时序图和测试电路（续）
D
O
+
10
D
IN
并行到串行
D
O
> TCLK
R
L
V
OD
= (D
O
+) (D
O
)
差分输出信号表示为（D
O
+) (D
O
)
图19. V
OD
图
设备启动程序
因此建议在两个SN65LV1023A和SN65LV1224B设备的PWRDNB销被保持在
逻辑低电平直到之后的电源已接通电源后，以至少为3伏，如图
图20 。
3.0 V
V
DD
PwrDnB
图20.设备启动
18
提交文档反馈
