CY7C1541V18 ， CY7C1556V18
CY7C1543V18 ， CY7C1545V18
逻辑框图（ CY7C1543V18 ）
D
[17:0]
18
写
REG
写
REG
写
REG
写
REG
阅读添加。解码
写添加。解码
A
(19:0)
20
地址
注册
地址
注册
20
A
(19:0)
1M ×18阵列
1M ×18阵列
1M ×18阵列
1M ×18阵列
K
K
CLK
将军
RPS
控制
逻辑
DOFF
读取数据寄存器。
CQ
72
V
REF
WPS
BWS
[1:0]
控制
逻辑
36
36
注册。
注册。
注册。 18
18
18
18
CQ
18
Q
[17:0]
QVLD
逻辑框图（ CY7C1545V18 ）
D
[35:0]
36
写
REG
写
REG
写
REG
写
REG
阅读添加。解码
写添加。解码
A
(18:0)
19
地址
注册
地址
注册
19
A
(18:0)
512K ×36阵列
512K ×36阵列
512K ×36阵列
512K ×36阵列
K
K
CLK
将军
RPS
控制
逻辑
DOFF
读取数据寄存器。
CQ
144
V
REF
WPS
BWS
[3:0]
控制
逻辑
72
72
注册。
注册。
注册。 36
36
36
36
CQ
36
Q
[35:0]
QVLD
文件编号： 001-05389修订版* F
第28 3
[+ ]反馈
