CY7C1541V18 ， CY7C1556V18
CY7C1543V18 ， CY7C1545V18
逻辑框图（ CY7C1541V18 ）
D
[7:0]
8
写
REG
写
REG
写
REG
写
REG
阅读添加。解码
写添加。解码
A
(20:0)
21
地址
注册
地址
注册
21
A
(20:0)
2M ×8阵列
2M ×8阵列
2M ×8阵列
2M ×8阵列
K
K
CLK
将军
RPS
控制
逻辑
DOFF
读取数据寄存器。
CQ
32
V
REF
WPS
NWS
[1:0]
控制
逻辑
16
16
注册。
注册。
注册。 8
8
8
8
CQ
8
Q
[7:0]
QVLD
逻辑框图（ CY7C1556V18 ）
D
[8:0]
9
写
REG
写
REG
写
REG
写
REG
阅读添加。解码
写添加。解码
A
(20:0)
21
地址
注册
地址
注册
21
A
(20:0)
2M ×9阵列
2M ×9阵列
2M ×9阵列
2M ×9阵列
K
K
CLK
将军
RPS
控制
逻辑
DOFF
读取数据寄存器。
CQ
36
V
REF
WPS
BWS
[0]
控制
逻辑
18
18
注册。
注册。
注册。 9
9
9
9
CQ
9
Q
[8:0]
QVLD
文件编号： 001-05389修订版* F
第28 2
[+ ]反馈
